体系结构ch7剖析.ppt

中 X ← Y × Z X ← Y × Z 访存都要经过第一级Cache，局部失效率比较高。 全局失效率才是更有用的衡量指标 Purges 标识比较 数据写入 增加的 虽然对每个体而言，存取周期均未缩短，但由于CPU交叉访问各体，最终在一个存取周期的时间内，实际上向CPU提供了4个存储字。 tag Index + 块内位移 写允许 读允许 有效位 7.8.2 页式虚存举例：Alpha Axp Alpha Axp体系结构采用段页相结合的方式。 1. Alpha的地址空间分为3段： kseg(地址最高两位：10) (内核) sego(最高位： 　　　00) (用户) seg1(最高两位： 11) (用户) sego和seg1的布局 2. Alpha采用三级页表 地址变换过程 4. Alpha Axp21064 TLB的参数 参 数 描 述 块 大 小 命 中 时 间 平均失效开销 TBL 容 量 块替换策略 写 策 略 块映象策略 1 PTE (8字节) 1 个时钟周期 20 个时钟周期 随 机 不适用 全相联 指令TLB：8 个 PTE 用于大小为 8K 字节的页，4个PTE 用于大小为 4MB 的页(共 96 个字节) 数据TLB：32 个 PTE 用于大小为 8KB、64KB、512KB 何 4MB 的页(共 256 个字节) 表5-11 Alpha AXP 21064 TLB 的存储层次参数 7.9 Alpha Axp21064存储层次 1. 简介 2. 工作过程 例题：下表中表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元。问： （1）当CPU按虚拟地址1去访问主存时，主存的实地址码是多少 （2）当CPU按虚拟地址2去访问主存时，主存的实地址码是多少（3）当CPU按虚拟地址3去访问主存时，主存的实地址码是多少 页表 页号 该页在主存中的起始地址 33 42000 25 38000 7 96000 6 60000 4 40000 15 80000 5 50000 30 70000 虚拟地址 页号 页内地址 1 15 0324 2 7 0128 3 48 0516 解： （1）用虚拟地址为1的页号15作为页表检索项，查得页号为15的页在主存中的起始地址为80000。主存实地址为80324； （2）用虚拟地址为2的页号7作为页表检索项，查得页号为7的页在主存中的起始地址为96000。主存实地址为96128； （3）虚拟地址3的页号为48，当用48做检索项在页表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如果该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不在主存，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入页表。 作业！P219 存储层次 CPU对第二级的访问方式 比较项目 目　　的 存储管理实现 访问速度的比值(第一级和第二级) 典型的块(页)大小 失效时CPU是否切换 “Cache －主存”层次 “主存－辅存”层次 为了弥补主存速度的不足 为了弥补主存容量的不足 主要由专用硬件实现 主要由软件实现 几比一 几万比一 几十个字节 几百到几千个字节 可直接访问 均通过第一级 不切换 切换到其他进程 “Cache－主存”与“主存－辅存”层次的区别 16 KB 容　量 1 KB 2 KB 4 KB 8 KB 32 KB 指令 Cache 3.06% 失 效 率 的 比 较 64 KB 128 KB 数据 Cache 混合 Cache 2.26% 1.78% 1.10% 0.64% 0.39% 0.15% 0.02% 24.61% 20.57% 17.94% 10.19% 6.47% 4.82% 3.77% 2.88% 13.34% 9.78% 7.24% 4.57% 2.87% 1.99% 1.36% 0.95% 年 份 芯片容量 行选通 (RAS) 最慢的 DRAM 最快的 DRAM 行 选 通 (CAS) 周期时间 1980 1983 1986 1989 1992 1995 64K 位 256K 位 1M 位 4M 位 16M 位 64M 位 180ns 150ns 120ns 100ns 80ns 65ns 150ns 120ns 100ns 80ns 60ns 50ns 75ns 50ns 25ns 20ns 15ns 10ns 250ns 220ns 190ns 16