第五章 3 组合逻辑电路.pptVIP

* 实现多位二进制数相加的电路称为加法器。 二、加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。 * 三、加法器的应用 8421 BCD码转换为余3码 BCD码+0011=余3码 * 本章小结 一、组合电路的分析方法: 二、组合电路（用门电路构成）的设计方法： 化简 逻辑式 卡诺图 最简与或式 列真值表 写式 填图 画出逻辑图： 化简 与或门实现 与非门实现 两次求反 逐级写出逻辑式 逻辑功能 最简式 得到 化简 * 三、典型电路和常用组合逻辑电路及其芯片 2. 编码器 3. 译码器 通用译码器： 显示译码器： 4. 数据选择器：74LS153 （双4选1） 74LS47(共阳极)74LS48(共阴极) 74LS49(共阴极、集电极开路) 74LS139（双2-4线） 74LS138（3-8线） 74HC148 1. 加法器 全加器： 半加器 74LS183（双全加器） * * * * * * * 2、用二进制译码器实现码制变换 十进制码 8421码 * 十进制码 余3码 * 十进制码 2421码 * 　 状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 　 译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。 　 二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。 小结: * 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 A0 A1 D3 D2 D1 D0 W 控制信号 输入信号 输出信号 数据选择器类似多路开关。选择哪一路信号由相应的一组控制信号控制。 * 从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。 W3 X3 Y3 W3 X2 Y2 W3 X1 Y1 W3 X0 Y0 A 控制信号 四二选一选择器 * 一、 4选1数据选择器 二、 集成数据选择器 三、 用数据选择器实现组合逻辑函数 * 一、 4选1数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 * 逻辑图 * 二、集成数据选择器 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 * 集成8选1数据选择器74LS151 * 74LS151的真值表 * 数据选择器的扩展 * 三、用数据选择器实现逻辑函数 基本原理 数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。 　　因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 * 基本步骤 确定数据选择器 确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。 3个变量，选用4 选1数据选择器。 A1=A、A0=B 逻辑函数 1 选用74LS153 2 74LS153有两个地址变量。 * 求Di 3 （1）公式法 函数的标准与或表达式： 4选1数据选择器输出信号的表达式： 比较L和Y，得： 3 * 画连线图 4 4 * 求Di的方法 （2）真值表法 C=1时L=1，故D0=C L=0，故D2=0 L=1，故D3=1 C=0时L=1，故D1=C * 求Di的方法 （3）图形法 D0 D1 D3 D2 * 用数据选择器实现函数： 例 ①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ③求Di D0=D D2=1 D6=1 D4=D D1=D D3=0 D7=0 D5=1 * ④画连线图 * 　 数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。 　 数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 　 用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定