计算机组成与系统结构第六章答案.pdfVIP

第六章 中央处理器 2. 简单回答下列问题。（参考答案略） （1 ）CPU 的基本组成和基本功能各是什么？ （2 ）取指令部件的功能是什么？ （3 ）控制器的功能是什么？ （4 ）为什么对存储器按异步方式进行读写时需要WMFC 信号？按同步方式访问存储器时， CPU如何实现存储器读写？ （5 ）单周期处理器的CPI 是多少？时钟周期如何确定？为什么单周期处理器的性能差？元 件在一个指令周期内能否被重复使用？为什么？ （6 ）多周期处理器的设计思想是什么？每条指令的CPI 是否相同？为什么在一个指令周期 内某个元件可被重复使用？ （7 ）单周期处理器和多周期处理器的控制逻辑设计的差别是什么？ （8 ）硬布线控制器和微程序控制器的特点各是什么？ （9 ）为什么CISC 大多用微程序控制器实现，RISC 大多用硬布线控制器实现？ （10 ）水平型微指令和垂直型微指令的基本概念和优缺点是什么？ （11 ）CPU检测内部异常和外部中断的方法有什么不同？ 3. 在书中图6.9 中，假定总线传输延迟和ALU 运算时间分别是20ps 和200ps ，寄存器建立时间 为 10ps，寄存器保持时间为5ps ，寄存器的锁存延迟（Clk-to-Q time ）为4ps ，控制信号的 生成延迟（Clk-to-signal time ）为7ps ，三态门接通时间为3ps ，则从当前时钟到达开始算 起，完成以下操作的最短时间是多少？ （1 ）将数据从一个寄存器传送到另一个寄存器 （2 ）将程序计数器PC 加 1 参考答案： （1 ）寄存器的锁存延迟与控制信号的生成延迟的时间重叠， 且Clk-to-signal time Clk-to-Q time ，所以完成寄存器传送的时间延迟为： 7+3+20+10=40ps 。 （2 ）分两个阶段： PC+1 →Z ：7+3+20+200+10=240ps ； Z →PC ：7+3+20+10==40ps 寄存器保持时间用来作为时间约束。 4. 图6.30给出了某CPU 内部结构的一部分，MAR 和MDR 直接连到存储器总线（图中省略）。 在两个总线之间的所有数据传送都需经过算术逻辑部件ALU 。ALU 可实现的部分功能及其 控制信号如下： MOVa ：F=A ； MOVb ：F=B ； a+1 ：F=A+1 ； b+1 ：F=B+1 a-1 ：F=A-1 ； b-1 ：F=B-1 • 156 • 其中A 和B 是ALU 的输入，F 是ALU 的输出。假定JSR （转子 指令）指令占两个字，第一个字是操作码，第二个字给出 子程序的起始地址，返回地址保存在主存的栈中，用SP （栈 指示器）指向栈顶，按字编址，每次从主存读取一个字。请 写出读取并执行JSR 指令所要求的控制信号序列（提示：当前 指令地址在PC 中）。 参考答案： 假定采用同步方式（若为异步，则只需在read和Write 后加一个等待信号WMFC ） 分三个阶段： 1. 取指令操作码：PCout, MOVb, MARin Read, b+1, PCin MDRout, MOVb, IRin 2. 取子程序首址：PCout, MOVb, MARin Read, b+1 , Yin