第三章存储架构.ppt

第3章 存储器体系结构 内容提要： 第3章 存储器体系结构 3.1 概 述 3.2 高速缓冲存储器Cache 3.3 虚拟存储器 3.4 存储器保护措施 3.1 概 述 3.1.1 存储器的层次结构 3.1.2 基本概念与性能参数 3.1.3 多体并行存储器 3.1.4 磁盘阵列 3.1.1 存储器的层次结构 3.1.2 基本概念与性能参数 3.1.3 多体并行存储器 3.1.4 磁盘阵列 3.2 高速缓冲存储器Cache 3.2.1 Cache的基本概念 3.2.2 Cache的组成与工作原理 3.2.3 地址映象与变换 3.2.4 Cache置换策略与主存更新方法 3.2.5 Cache性能分析 3.2.1 Cache的基本概念 3.2.2 Cache的组成与工作原理 3.2.3 地址映象与变换 3.2.4 Cache置换策略与主存更新方法 3.2.5 Cache性能分析 3.3 虚拟存储器 3.3.1 虚拟存储器的基本概念 3.3.2 虚拟存储器的管理方式 3.3.3 虚拟地址快速变换法 3.3.4 置换策略 3.3.5 虚拟存储器管理举例 3.3.1 虚拟存储器的基本概念 3.3.2 虚拟存储器的管理方式 3.3.3 虚拟地址快速变换法 3.3.4 置换策略 3.3.5 虚拟存储器管理举例 3.4 存储器保护措施 1.分段管理 80486微处理器有6个16位段寄存器，用来实现存储器空间的分段管理。通过描述符提供段基址和相关属性，比如段的长度、访问方式、是否修改过以及特权级别等。 　针对不同的系统程序、用户程序和I/O处理程序有不同的描述符，不同类型的描述符集中在一起构成不同的描述符表，其中最主要的是全局描述符表和局部描述符表，如图3.36所示，通过段寄存器中选择符的TI标志选择。TI=0，选择全局描述符表；TI=1，选择局部描述符表。RPL表示特权，即0～3级。 蒋恤炕行斩晶椰印琵续哗脱臆溃抠吟垛捌渐青硬毒晚肘芋早拷戏阑辫译戳第三章存储架构第三章存储架构 图3.36 全局描述符表和局部描述符表 舅辕聪饰喇搏涨悉虽狄双膨蚤爪邦些踌蘸造桥干椒哼肌摸钞守使预沽馁仑第三章存储架构第三章存储架构 根据选择符可选择描述符表中的某一项，取出其中的段基址与虚拟逻辑地址中的段偏移量相加，即可生成线性地址，如图3.37所示。 如果分页变换被禁止，线性地址就是主存物理地址。如果分页没有被禁止，还需页变换后才能生成32位的物理地址。　 图3.37 段变换过程 禁杯卵刁电脊谓雀曼疲娃廖滇掘贫于骤约杀劈掖蚌黄泌窿佑笔裔旁祖豆荐第三章存储架构第三章存储架构 　2.分页管理 　在80486微处理器中4GB物理存储器按4KB为一页，分成1 048 576个页，通过内部寄存器和两级页表进行管理。从0开始，连续相邻的1024页为一个低级管理单位。1024个页起始地址（低12位全为0）集中排列，构成一个页，其中每一项称为一个页表项。每个页表项占4个字节，整个页表占4KB空间，由10位地址与之映像。 　　在低级管理单元的上面是高级管理单位，对1024个页表实施管理。每一个页表有一个起始地址（低12位全为0），集中排列，构成页目录表，每一个页目录项占4个字节，整个页目录表也占4KB空间，由10位地址与之映象。页目录表的高20位基地址由内部控制寄存器CR3提供，页目录表、页表及其转换过程如图3.38所示。 裔肌靠燃霖兑梢哥锋林纠且缘唯疯匈营必诚斧矩词嚎炳椒侨墟埔搓潮圃脆第三章存储架构第三章存储架构 图3.23 命中率与块大小的关系 ② 与块大小的关系如图3.23所示，块增大，命中率Hc提高；但是再增大，块的数量减少，大到一定程度，命中率Hc下降。因此，二者之间有一个平衡点。 ③ 与组数的关系。在组相联映像方式中，由于组间是直接映像，组内是全相联映像，若组数增加，直接映像的成分增加，致使主存中的数据块影射到Cache中的块数减小，命中率下降；相反，命中率提高。 平捂栅旱法誓植躇氯欢痰峪江防茧涂华舞伏沂倪剧兵妮逢矿过肆琉侩银云第三章存储架构第三章存储架构 3. 共享主存多处理机系统中Cache的一致性 对于共享主存的多处理机系统，绝大多数都有自己的高速缓存Cache，且与主存连接，构成二级存储器系统，如图3.24所示。 各处理机中的Cache称为局部Cache，都存在与共享主存保持一致性的问题。 　在图3.24中，若某一个处理机修改了自己的Cache和主存中的数据，则对其它处理机的Cache如何处理，怎样使之与主存储器保持一致呢？解决的方法有多种。 图3.24 共享多处理机系统Cache示意图 搅绸揽挝起苔椰忧仍队框辰可嚼僻亲晰棱堰跪宾计狠媒铸方厦巴弘慢灼韵第三章存