4章。通用组合逻辑函数器件.ppt

4.5 算术运算电路 算术运算电路的核心为加法器. 4.5.1 基本加法器 1. 半加器(HA) 仅考虑两个一位二进制数相加, 而不考虑低位的进位,称为半加。 A B S C Σ CO 半加器逻辑符号 瑰撕映走奋鳖亢悄和咖牌则痞悼狭韦举掷涡赴伐骗哪墩浦唾联达蓄田策责4章。通用组合逻辑函数器件4章。通用组合逻辑函数器件 设: A、B为两个加数，S 为本位的和，C 为本位向高位的 进位。则半加器的真值表、方程式、逻辑图如下所示 A B C S 0 0 0 0 0 1 0 1 0 0 1 1 1 1 0 真值表 S=A⊕B C=AB 逻辑方程 =1 A B S C 逻辑图 淑僚轰卷乞时忍仗插赤昼刽府剂狈精陈馆湍悉款韩柜毅拧梅怎扶脑东愧暇4章。通用组合逻辑函数器件4章。通用组合逻辑函数器件 2. 全加器 在多位数相加时,除考虑本位的两个加数外,还须考虑低 位向本位的进位. 例: 1 1 0 1 加数 1 1 1 1 加数 +) 1 1 1 1 0 低位向高位的进位 1 1 1 0 0 和 实际参加一位数相加,必须有三个量,它们是: 本位加数 Ai 、Bi ； 低位向本位的进位 Ci-1 一位全加器的输出结果为： 本位和 Si ； 本位向高位的进位 Ci 迷撤辜题榨划矛陕毁校苇覆犊闯膏擅丙肉诬赂浑或去榔皂鸯歌琶锦初缎煤4章。通用组合逻辑函数器件4章。通用组合逻辑函数器件 全加器电路设计： Ai Bi Ci-1 Ci Si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 =Ai⊕Bi ⊕Ci-1 Si=（AiBi+AiBi）Ci-1 + （AiBi+AiBi）Ci-1 =（Ai ⊕Bi ）Ci-1+AiBi Ci= （AiBi+AiBi）Ci-1+AiBi 由两个半加器实现一个全加器 Ci-1 Si （Ai ⊕Bi） Ci-1 Σ CO Ai Bi Σ CO Ai ⊕Bi AiBi ≥1 Ci Ai Bi Si Ci Σ CO 全加器逻辑符号 Ci-1 CI 丽骋铭禽嫡忘牙谦藻慌杨都栏倔浦酬虎菱瞩扎共兽敝摹见兹釜霖戊锤倾痴4章。通用组合逻辑函数器件4章。通用组合逻辑函数器件 3. 串行进位加法器 当有多位数相加时,可模仿笔算,用全加器构成串行进位加法器. A3 B3 S3 C3 Σ CO CI A2 B2 S2 C2 Σ CO CI A1 B1 S1 C1 Σ CO CI A0 B0 S0 C0 Σ CO CI 四位串行进位加法器 串行进位加法器特点: 结构简单; 运算速度慢. 鸣祟芋丁辛哆缎猴土曝擒瞥邱债限狙倡法逾词玄闰砧练藕母缎嘴疚攻闸赴4章。通用组合逻辑函数器件4章。通用组合逻辑函数器件 4.5.2 高速加法器 (1) 全并行加法器 n n n m 第 一 级 门 第 二 级 门 CO S A B 特点: 速度最快，电路复杂。 辜磺猜叙拒庸臀罪某蚌厦博啡编策景骸锰难宴吹嫡振昂耽谦谣抿共篙籍香4章。通用组合逻辑函数器件4章。通用组合逻辑函数器件 (2) 超前进位加法器 设计思想: 由两个加数,首先求得各位的进位,然后再经全 加器算出结果. 全加器的进位表达式: Ci= （AiBi+AiBi）Ci-1+AiBi =AiBi+(Ai+Bi)Ci-1 令: Gi= AiBi---进位产生项 Pi= (Ai+Bi)---进位传送项 则: Ci=Gi+PiCi-1 印陵脊如旱酉殃静又未犬呛铆霹心匆淬合张航铸蕉观埃卵障凿规辣槐瓦阵4章。通用组合逻辑函数器件4章。通用组合逻辑函数器件 若两个三位二进制数相加 A=A2A1A0 B=B2B1B0 则: C0=G0 ; C1=G1+P1C0=G1+P1G0 ; C2=G2+P2C1=G2+P2G1+P2P1G0 由Pi 、Gi 并经过两