实验指导书-一位全加器原理图输入设计.docxVIP

实验一：一位全加器原理图输入设计 实验目的 熟悉Qualtus II工具软件设计的基本流程； 掌握原理图设计输入与仿真的基本方法。 实验设备 PC机、WINDOWS XP SP3； Quartus II 9.1； 友晶DE2开发板。 实验内容 熟悉Quartus II 9.1的原理图输入设计方法； 熟悉DE2开发板； 一位加法器设计。 实验步骤 建立工作库文件夹和编辑设计文件： 首先建立工作库目录（如d:\Lab\Lab1\H_add），以便存储工程项目设计文件。任何一项设计都是一项工程（Project），必须为此工程建立一个放置与此工程相关信息的文件夹，此文件夹被默认为工作库（Work Library）。一个目录Qualtus II只允许有一个工程，同一工程的所有文件都必须放在同一目录中。 打开编辑窗口 打开Quartus II，选择菜单File→New命令。在弹出的New对话框中选择Design Files的Block Diagram/Schematic File，如下图所示： 放置元件 在原理图编辑窗中的任何空白处双击鼠标左键，跳出Symbol选择窗（或单击右键选择Insert→Symbol…），出现元件选择对话框，如下图所示： 元件选择对话框中Libraries:的路径c:/altera/90/quartus/libraries/primitives下为基本逻辑元件库，双击选择你需要的元件（如二与门）；或者在Name:中直接输入元件名称（AND2），单击OK按钮。你需要的元件会出现在原理图逻辑窗中。 为了设计半加器，分别调入元件AND2、NOT、XNOR2、INPUT和OUTPUT。 如果安放相同元件，只要按住Ctrl键，同时用鼠标拖动该元件。 添加连线，引脚命名 把鼠标移到引脚附近，则鼠标自动由箭头变为十字，按住鼠标左键拖动，即可画出连线。双击INPUT和OUTPUT的PIN-NAME，使其变成黑色，再输入各引脚名：ain、bin、co和so。 保存原理图 单击File→Save As…按钮，出现保存选择窗口，选择自己的目录（如c:\Lab\Lab1\H_add），以合适名称保存原理图，其扩展名为.bdf，本处取名为H_add.bdf，如下图所示： 利用向导设置工程； 设置工程 选择菜单File→New Project Wizard…命令，即弹出“工程设置”对话框，如下图所示： 第一行的D:\Lab\Lab1\H_add表示工程所在的工程库文件夹；第二行的H_add表示工程名，工程名也可直接用顶层文件的实体名，在此就是按这种方式命名；第三行是当前工程顶层文件的实体名，这里为H_add。也可以单击此对话框右侧的“…”选择或直接输入。 加入设计文件 单击Next按钮，在弹出的对话框中单击File name:栏的“…”，选择与工程相关的文件，单击Add按钮进入此工程，即得到如下图所示情况： 选择目标芯片 单击Next按钮，选择目标芯片。首先在Device Family栏选择芯片系列，在此选Cyclone II系列。再在Available devices:中选择此系列中的具体芯片，此处为EP2C35F672C6，如下图所示： 选择仿真器和综合器类型 单击Next按钮，这时弹出的对话框是选择仿真器和综合器类型，NONE为默认项，表示选择Quartus II自带的仿真器和综合器。在此都选择NONE。 完成设置 单击Next按钮，即弹出“工程设置统计”对话框，列出了此项工程相关设置情况。最好单击Finish按钮，完成设置，并出现H_add的工程管理窗，显示本项工程项目的层次结构和各层次的实体名。 Quartus II将工程信息存储在工程配置文件中（.qsf）。它包括设计文件、波形文件、SignalTap II文件、内存初始化文件，以及构成工程的编译器、仿真器的软件构建设置等有关Quartus II工程的所有信息，如下图所示： 完成设置后可以看到窗口左上角显示出所设文件工程路径的变化，如下图所示： 全程编译： Quartus II编译器是由一系列处理模块构成的，其功能包括网表文件的提取、设计文件的排错、逻辑综合、逻辑分配、适配（结构综合）、时序仿真文件提取和编程文件装配，以及基于目标器件的工程时序分析等。 在编译前，设计者可通过各种不同的设置，指导编译器使用各种不同的综合和适配技术（如时序驱动技术等），以便提高设计项目的工作速度，优化器件的资源利用率。而且在编译过程中及编译完成后，可以从编译报告窗中获得所有相关的详细编译结构，以利于设计者及时调整设计方案。 单击Processing→Start Compilation，开始编译。 编译过程中要注意工程管理窗口下方的Processing栏中的编译信息。如果工程中的文件有错误，启动编译后