VHDL数字逻辑电路设计19例.docVIP

下载本文档

9
0
约1.45万字
约 23页
2017-07-04 发布于重庆
举报
版权申诉

VHDL数字逻辑电路设计19例.doc

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

VHDL数字逻辑电路设计19例

VHDL 数字逻辑电路设计19例第1章组合逻辑电路8例 1. 2-4译码器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ymq24 IS PORT (EN,A,B:IN STD_LOGIC; YN : OUT STD_LOGIC_vector(3 downto 0 )); END ENTITY ymq24 ; ARCHITECTURE rt1 OF ymq24 IS SIGNAL T:STD_LOGIC_vector(1 downto 0 ); BEGIN T=A B; process(EN,T) begin IF EN=1 THEN YN=1111; ELSIF T=00 THEN YN=1110; ELSIF T=01 THEN YN=1101; ELSIF T=10 THEN YN=1011; ELSE YN=0111; END IF; End process; END ARCHITECTURE rt1; 2. 3-8译码器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ymq38 IS PORT (G1,G2N,G3N,A,B,C:IN STD_LOGIC; YN : OUT STD_LOGIC_vector(7 downto 0 )); END ENTITY ymq38 ; ARCHITECTURE rt1 OF ymq38 IS SIGNAL T1,T2:STD_LOGIC_vector(2 downto 0 ); BEGIN T1=A B C; T2=G1 G2N G3N; process(G1,G2N,G3N,T1,T2) begin IF T2/=100 THEN YN ELSIF T1=000 THEN YN ELSIF T1=001 THEN YN ELSIF T1=010 THEN YN ELSIF T1=011 THEN YN ELSIF T1=100 THEN YN ELSIF T1=101 THEN YN ELSIF T1=110 THEN YN ELSE YN END IF; End process; END ARCHITECTURE rt1; 3. 4选1 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY xzq41 IS PORT(gn: IN STD_LOGIC; d: IN STD_LOGIC_VECTOR(3 DOWNTO 0); a0,a1: IN STD_LOGIC; y: out STD_LOGIC); END ENTITY xzq41; ARCHITECTURE rt1 OF xzq41 IS signal s: STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN S= a1 a0; Process(S,D,gn) begin if gn=0 then CASE (S) IS WHEN 00= Y=d(0); WHEN 01= Y=d(1); WHEN 10= Y=d(2); WHEN 11= Y=d(3); WHEN OTHERS =NULL; END CASE; else y=0; end if; End process; END ARCHITECTURE rt1; 4. 8选1 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY xzq81 IS PORT(gn: IN STD_LOGIC; d: IN STD_LOGIC_VECTOR(7 DOWNTO 0); a0,a1,a2: IN STD_LOGIC; y: out STD_LOGIC); EN