基于模块化单元的测试结构阵列设计及其应用.PDFVIP

浙 江 大 学 学 报 (工学版) 第 47卷第 5期 JournalofZhejiangUniversity (EngineeringScience) V01．47No．5 2013年 5月 M ay 2O13 DOI：10．3785／j．issn．1008—973X．2013．05．015 基于模块化单元的测试结构阵列设计及其应用 张 波，潘伟伟，叶 翼，郑勇军，史 峥，严晓浪 (浙江大学 超大规模集或电路设计研究所 ，浙江 杭州 310027) 摘 要：针对纳米级半导体制造工艺中传统测试芯片掩模面积利用率低的问题，提出一种基于模块化单元的可扩 展成品率测试结构阵列设计方法．基于 45nmCMOS制造工艺分别实现 32X32和 64×642个大规模 的测试结构 阵列，模块化单元 的有效面积利用率达 79．31％和 70．8 ；流片后通过测试数据 的分析能够发现通孔缺失、通孔 尺寸变大以及大尺寸缺陷导致金属缺失等工艺缺陷问题．试验结果同时表明，该方法将传输 门器件和测试结构组 合成模块化单元 ；不仅能够实现对测试结构的四端测量 ，保证测试结果的正确性，并且能够减小成 品率测试芯片 的掩模面积． 关键词 ：集成 电路 ；纳米级工艺；成品率 ；测试结构阵列；掩模面积 ；测试芯片 中图分类号：TN43 文献标志码 ：A 文章编号 ：1008—973X(2013)05—0837—06 Design andapplication ofteststructurearraybasedon modularunit ZHANGBo，PANWei—wei，YEYi，ZHENGYong-jun，SHIZheng，YANXiao—lang (InstituteofVLSIDesign，ZhejiangUniversity，Hangzhou310027，China) Abstract：A modularunitbaseddesignmethodofscalableteststructurearrayispresented，aiming toin— creasingmaskutilizationratiooftestchipsinnanometerscaleIC manufacturing．Implementedin45nm CMOS technology，twolarge—scaleteststructurearrays，with 32×32and64×64unitsrespectively，had beendesignedandfabricatedastheexperiments．Bycombiningthedevice—under—test(DUT)andthetrans— missiongatesintoonestandardmodularunit。theareautilizationreached79．31％ and70．8 fortheseex— periments．Processdefectssuchasvia—inducedmetallosswerereportedaftertestingdataanalysis．There— sultsdemonstratedthattheprocesswindow couldbesufficientlytrackedwiththosearrays，whichfurther provestheaccuracyandeffectivenessofthepresenteddesignmethod． Keywords：integratedcircuit；nanometer；yield；teststructurearray；maskarea；processwindow 根据 国际半导体技术发展蓝 图 (international 集成电路制造的设计规则数 目迅速增加 ，需要设计 technologyroadmap forsemiconductors，ITRS)， 更多不同的测试结构来检测和分析制造工艺缺陷和 集成电路已经进入 “后摩尔”(MorethanMoore)