201120122复习课.pptVIP

复 习 课 2012-5 考试题型 一、填空（14分，7题） 二、选择（10分，5题） 三、程序填空（16分） 四、程序改错/分析（10分） 五、根据电路图编程（10分） 六、编程（10分） 七、阅读程序画RTL图（10分） 八、综合题（20分） 名词解释 ——写出下列缩写的中文全称 EDA、 ASIC、SOC、SOPC、FPGA、 CPLD、IP 例EDA： ——Electronic Design Automation 电子设计自动化 面向FPGA的EDA开发流程 基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL 文本输入→功能仿真 →综合→适配→时序仿真 →编程下 载→硬件测试。 常用EDA工具 综合器 仿真器 适配器 下载器 PLD结构与工作原理 简单PLD PROM, PLA, PAL, GAL 复杂PLD 1.CPLD/FPGA的含义。 2.CPLD/FPGA的结构、工艺 CPLD：与或阵列，EEPROM /FLASH； FPGA：查找表（LUT），SRAM。 3.主要CPLD/FPGA产品。 实验箱FPGA器件——Altera公司CycloneIII系列产品 EP3C5T144C8 。 IP核简介 Intellectual Property—知识产权 软IP 固IP 硬IP 状态机 一般有限状态机的设计 状态机的分析 状态机分类 从信号输出方式上分，状态机分为两种： Moore型状态机：输出信号仅为状态的函数，与输入信号无关。 Mealy型状态机：输出信号为状态和输入信号的函数。 状态机编码 常用状态机编码： 独热码（One hot）、格雷码（ Gray ）、二进制码 （ Binary ）、状态位直接输出型编码 状态机编码建议 a.在FPGA中使用独热码 b.在CPLD中使用二进制码 c.在简单的顺序的状态机（在CPLD中实现时）可使用 格雷码 系统优化 资源优化 资源共享、逻辑优化、串行化 速度优化 流水线设计、寄存器匹配、关键路径法。。。 * * *