(数字电子技术）CH44触发器的电气特性.pdf

下载文档 降价啦

1
0
约1.02千字
约 3页
2017-06-30 发布于浙江
举报
版权申诉
保障服务

(数字电子技术）CH44触发器的电气特性.pdf

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

4.4 触发器的电气特性 4.4 4.4.1 静态特性一、CMOS 触发器由于CMOS 触发器的输入、输出以CMOS反相器作为缓冲级，故特性与CMOS 反相器相同，不赘述。二、TTL 触发器与TTL 反相器相同，不赘述。 4.4.2 动态特性一、输入信号的建立时间和保持时间 1. 建立时间tset 指要求触发器输入信号先于 CP 信号的时间。 CP ≥th ≥th CP D 0 1 0 1 0 1 D ≥tset ≥tset 2. 保持时间th 指保证触发器可靠翻转，CP 到来后输入信号需保持的时间。边沿D 触发器的tset 和th 均在10 ns 左右。二、时钟触发器的传输延迟时间指从CP 触发沿到达开始，到输出端Q、Q 完成状态改变所经历的时间。 1. t PHL 为输出端由高电平变为低电平的传输延迟时间。 TTL 边沿D 触发器7474，tPHL ≥40 ns 。 2. tPLH 7474，≤25 ns 。为输出端由低电平变为高电平的传输延迟时间。三、时钟触发器的最高时钟频率f max 由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。7474，f ≥15 MHz。 max