延长行动装置电池寿命沟槽式mosfet 露锋芒 - 硬件和射频工程师.pdfVIP

延長行動裝置電池壽命 溝槽式 MOSFET 露鋒芒 新通訊 2013 年 2 月號 144 期《 技術前瞻 》 文．Ritu Sodhi/Ihsiu Ho/Chung-Lin Wu/Sukhendu Debroy/Steven Sapp 隨著消費者對延長電池使用壽命和強大處理能力的期望愈來愈高，智慧型手機與平板電 腦對充電和電池保護功率金屬氧化物半導體場效電晶體(MOSFET)的需求也同時與日俱 增。 其中，電池組保護電路模組(PCM)中的共用洩極(Common-drain)背對背 (Back-to-back)功率 MOSFET 能夠對充電/放電進行控制，並且可在發生短路、過電 壓、欠電壓以及發生會損壞電器的其他類似電池故障狀況時，發揮保護作用，讓消費者 有更佳的使用經驗。 共用洩極功率元件具有非常低的串聯電壓降(In-line Voltage Drop) ，有助於延長下游 電路的工作時間，並且大幅降低將能量從電池轉移至其他電路的功率損耗。對於電器設 計人員而言，小巧的尺寸和非常低的導通阻抗可以把電路板尺寸縮得更小，以便增加內 部的容積，進而容納體積更大的電池，藉此增加功能性或縮小元件的尺寸。共用洩極功 率 MOSFET 可對流過元件的雙向電流進行獨立調整，而該元件則是電池組 PCM 電路所 需要的關鍵零組件，因此已備受市場矚目。 此外，共用洩極配置也能很好地適應使用晶片背部連接電晶體洩極的普通功率 MOSFET 元件的基本結構--即將兩個獨立源極和洩極連接布置在頂部表面完成所需的功率控制元 件。 通道寬度大幅提升 溝槽式功率元件效能加倍 事實上，溝槽式(Trench)功率 MOSFET 已成為低壓應用的最佳元件選擇。相較於平面 型 VDMOS 結構，溝槽式 MOSFET 技術的最大優勢在於它能獲得大很多的通道 (Channel)寬度。更重要的是，由於通道寬度增加，通道阻抗得以大幅降低，且隨著元 件結構中通道寬度的增加，通道阻抗也大幅降低，即便是這些低壓元件，漂移阻抗也會 更加突出。 事實上，最初針對高壓元件而發展的電荷平衡概念，即便對於低壓 MOSFET ，此一概念 也已成為降低漂移阻抗的一種具有吸引力的選擇，但電荷平衡元件的製造會更加複雜， 且成本也會更高，因此並非完美無缺。 圖 1 必威体育精装版一代低壓 MOSFET 的 元件截面和模擬結構 本文討論的元件技術將高通道寬度密度與使用遮罩閘(Shielded Gate)溝槽結構的電荷 平衡特點相結合，以提供非常低的導通阻抗。圖 1 為遮罩閘元件結構，圖中可見在閘電 極的下面另外含有一個遮罩電極，並包含一個比閘極電介質更厚的絕緣層。 另外，層間電極電介質(IED)亦可將遮罩電極和閘電極分開，由於遮罩電極將閘電極與洩 極隔離，因此可大幅減低閘極和洩極之間的電容(Cgd) 。不論遮罩電極連接至源電極或 閘電極，它在優化元件性能方面都具有重要的作用。此外，由於遮罩電極的場板(Field Plate)效應，因此這兩種方式都能夠提高漂移區域的摻雜濃度。 提高穿擊電壓 有效降低導通阻抗 另一方面，對於給定的漂移區域濃度，增加遮罩電極進入漂移區域的深度能夠改善電荷 平衡效應，並得到高於平行平面式(Parallel Plan)的擊穿電壓，提高擊穿電壓將有助於 降低 R(DS)(ON) 。與先前的普通溝槽式技術相比，新的優化元件使得特定的導通阻抗降低 50% 。 對於雙共用洩極結構而言，源極至源極導通阻抗的主要成分是主元件阻抗、基體阻抗和 背部金屬阻抗，主要是由於橫向電流從一個源極流向另一個源極而產生。該元件使用先 進的 MOSFET 技術降低通道導通阻抗和漂移阻抗成分，使得基體阻抗和背部金屬阻抗成 為主要的阻抗成分。透過以下一種或者全部三種方式可降低該阻抗：首先是更薄的基體 層和更厚的背部金屬層；其次為電阻率更低的背部金屬；第三為縮短第一至第二源極區 域之間的距離。 事實上，近年來晶圓級晶片尺寸封裝(WL-CSP)非常受到產業界青睞，因為它為解決上 述那些問題提供了較為可行的方案(圖 2) 。 圖 2 封裝外形和 WL-CSP 內雙共用洩極 MOSFET 示意圖 WL-CSP 封裝由於具有更小的尺寸和較低的寄生阻抗和寄生電感而被廣泛地應用於蜂窩 電話等可攜式電子產品中，與傳統薄型小尺寸封裝(TSOP)的接腳型封裝相比之下， WL-CSP 封裝設計具有低電容特性，更適用於高頻設備，因此遂成為市場新寵兒。 基體阻抗最小化 WL-CSP 封裝獲市場青睞 有鑑於