SIbasic.ppt

Signal Integrity Basic Hunk Hu 高速电路 狭隘的定义：如果数字逻辑电路的频率达到或者超过45MHZ—50MHZ ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量。 比较准确的定义:高速电路和频率并没有什么大的联系,是否高速电 路只取决于它们的上升时间. 导致高速问题的真正原因 决定信号完整性问题严重程度的是上升/下降沿时间，并非频率。 如果在确保正确的电气连接的前提下，电路仍不能稳定的高性能工作，而需要进行特殊的布局，布线，匹配，屏蔽等处理，那么，这就是“高速”设计。 为什么边沿速率导致更多的高速问题 边沿速率导致的不利因素 -传输线效应 边沿速率决定了NET的行为是集总的还是分散的 -电源/地平面反弹 快速跳变的信号在更短的时间里要求更多的能量 -串扰噪声 快速跳变导致磁场的增加，从而导致串扰 -EMI 更强的磁场意味着更强的能量辐射 高速带来的问题及设计流程剖析 案例: 某公司早期开发的一个产品，一直工作良好，可是最近生产出来的一批却总是毛病不断，受到许多客户的抱怨。可是根本没有对设计进行任何变动，连使用的芯片也是同一型号的，原因是什么呢？ IC 制造工艺水平的提高，信号的上升沿变快了，于是出现了反射、 串扰等信号不完整的问题，从而导致突然失效 高速带来的问题及设计流程剖析 传统设计流程 缺点 缺乏高速分析和仿真指导 高速带来的问题及设计流程剖析 新的高效设计流程: 优点: 可以通过仿真和高速分析指导，增加一次成功率。提高效率，节省成本和上市时间 信号完整性相关概念 信号完整性（Signal Integrity） 上升/下降时间（Rise/Fall Time） 特征阻抗（Characteristic Impedance） 微带线（Micro-Strip） 带状线（Strip-Line） 过冲/下冲（Over shoot/under shoot） 振荡,匹配（Termination） 串扰,同步开关噪声 … 信号的反射 当一个信号在一个媒介中向另外一个媒介传播的时候，由于媒介阻抗变化而导致信号在不同媒介交接处产生信号反射，导致部分信号能量不能通过交界处传输到另外的媒介中。 反射系数ρ： ρ = （ZL-Z0）/（ZL+Z0） 其中ZL 为传输线输入端或者接收端负载,Z0 为传输线特征阻抗. 信号的反射 信号的反射 信号的反射 信号的反射 信号的反射 信号的反射 PCB中阻抗不匹配的因素 传输线特性阻抗的改变 线宽 介质厚度 走线层的改变 布线技术 走线终端 线头 互连媒介的改变 PIN管脚 封装导致 连接器 过孔 回路断裂或改变 消除反射的终接方案 降低系统的频率 以使传输线上的反射将在另一个信号驱动到线上之前 达到稳态。 缩短PCB走线长度 以使反射在更短时间内达到稳态。 给传输线两端终接一个等于特征阻抗的电阻 降低收发端发射系数，减小反射。 端接 使用端接手段提供一个受控阻抗的方法可以减 小反射 端接技术 在接收端匹配线阻抗（并联匹配） 在发送端匹配线阻抗（串联匹配） 端接技术 简单的上下拉 戴维宁匹配 端接技术 AC匹配 串联匹配 过冲和下冲 定义 对于上升沿是指第一个峰值超过最高电压； 对于下降沿是指第一个谷值超过最低电压。 危害 损坏我们元件中的保护二极管，导致过早失效。 可能产生假时钟信号,导致系统的误读写操作。 过冲和下冲 过冲和下冲 串扰的基本概念 当一根线上电流发生变化时对其相邻的传输线造成不期望的噪声 串扰常发生在信号跳变时, 即上升和下降沿 互感和互容 互感Lm会在受害线上产生噪声电压 互容Cm会在受害线上产生噪声电流 串扰对总线时序的影响 串扰影响总线信号的边沿速率 通过布线前的串扰分析， 帮助我们在信号完整性 和布线密度间取得平衡点 串扰和叠层的关系 带状线因为有两个参考平面，所以比相同的微带线的串扰要小 无论是带状线还是微带线，串扰都会随着与参考平面间距的减小而减小 介电常数 (εr) 增大，串扰随之增大 时序分析 如DDR2的时序分析 Setup time analysis DQ vs. DQS Hold time analysis DQ vs. DQS Setup time analysis DQS vs. CLK Hold t