第5讲 16位微机系统的存储器.pptVIP

微型计算机系统的硬件结构 16位微机系统的存储器 一、存储器和CPU的连接考虑 二、片选信号的产生方法 三、SRAM和DRAM的连接举例 四、存储器的数据宽度扩充和字节数扩充 五、16位微机系统的内存组织 六、内存的分区结构 七、32位微机系统的内存组织 线选法 全译码法 部分译码法 混合译码法 将低位地址总线直接与各芯片的地址线相连，高位地址总线全部经译码后作为各芯片的片选信号。 将高位地址线中的一部分进行译码，产生片选信号。常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。 即如何用CPU的存储器读写信号同存储器芯片的控制信号线（读写和片选）连接，以实现对存储器的读写操作。 简单系统：CPU读写信号与存储器芯片的读写信号直接相连。 复杂系统：CPU读写信号和其它信号组合后与存储器芯片的读写信号直接相连。 CPU读信号最终和存储器的读信号相连， CPU写信号最终和存储器的写信号相连。 总的地址单元数（存储单元个数）不变，但每个单元中的位数增加 对存储器容量的扩展（或存储空间的扩展） CONFIG.SYS文件中加入如下语句： DEVICE=C:\DOS\HIMEM.SYS DEVICE=C:\DOS\EMM386.EXE RAM 32000 DOS=UMB 对准字与非对准字 区分标准: 字地址是奇地址还是偶地址。地址为偶地址的为对准字，奇地址的为非对准字。 注意：对准字只需一个总线周期即可完成访问，而非对准字需要两个总线周期。故编写程序时应尽量安排字地址为偶地址。 六、内存的分区结构 基本内存区的组织 高端内存区的组织 用高端内存区64KB映射扩充内存的一个页组 * * 控制总线CB 数据总线DB 地址总线AB 系 统 总 线 形 成 CPU I/O设备 I/O接口 主存 系统总线BUS 外设 一、存储器和CPU的连接考虑 1. 高速CPU和较低速度存储器之间的速度匹配问题（ready，Tw） CPU总线的负载能力问题（总线驱动器） 片选信号和行列地址的产生机制（片选信号同样适用于I/O译码） 对芯片内部的寻址方法（芯片厂家确定） 二、片选信号的产生方法 74LS138译码器 74LS138译码器真值表 线选法 当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。 线选结构示意图 （1） 1KB CS （2） 1KB CS （3） 1KB CS （4） 1KB CS 1 1 1 1 A10 A11 A13 A12 A0~A9 线选法优缺点 优点：连线简单，片选控制无需专门的译码电路。 缺点：（1）当存在空闲地址线时，由于空闲地址线可随意取值1或0，故将导致地址重叠。 （2）整个存储器地址分布不连续，使可寻址范围减小。 全译码法 全译码法结构示意图 8KB (2) CS 8KB (1) CS 8KB (8) CS 3-8 译码器 A0~A12 A13~A19 Y0 Y1 Y7 … 全译码法的特点 全译码法可以提供对全存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的空闲下来，以便需要时扩充. 优点：存储器的地址是连续的且唯一确定的，即无地址间断和地址重叠。 部分译码法 部分译码法结构示意图 8KB (2) CS 8KB (1) CS 8KB (3) CS 3-8 译码器 A0~A12 A13~A15 Y0 Y1 Y3 … 8KB (4) CS A16 ~A19 (不参加译码） 三、SRAM和DRAM的连接举例 1. SRAM的使用举例 4片4K*8b的存储模块 总线驱动器 1片8286数据总线驱动器 2片8286地址总线驱动器 外围电路 产生模块选择信号的地址译码器 产生片选信号的逻辑电路及写脉冲发生器 关于存储芯片的读写控制线 2. DRAM的使用举例 8片64K*1b的DRAM芯片 8条地址引脚A7~A0 刷新时，每次刷新1行，共需刷新128行 刷新控制器8203 主要功能实现刷新 读/写和刷新的仲裁和切换 是CPU和DRAM之间的接口 四、存储器的数据宽度扩充和字节数扩充 数据宽度扩充：也叫位扩展，扩充存储器的数据宽度 字节数扩充：也叫字扩展，扩充存储器的字节容量 位扩展 字扩展 五、16位微机系统的内存组织 8086系统中，存储器采用分体结构，即1M字节的存储空间分为2个512K字节的存储体，一个包含偶数地址，另一个包含奇数地址，两者采用字节交叉编址方式。 8086系统存储器特点3 奇