- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
eda电子密码锁设计报告222
成绩
Xuzhou Institute of Technology
可编程器件及应用
课程设计报告
设计名称: 电子密码锁设计 学 院: 信电学院 专业班级: 学生姓名: 学 号: 指导教师:
2015 年 6 月 25 日
目录
摘要 - 1 -
1统设计总述 - 2 -
1.1设计要求 - 2 -
1.2 设计方案 - 2 -
2.1整体组装设计原理图 - 3 -
2.2 顶层模块程序调用 - 3 -
2.2.1程序部分 - 3 -
2.2.2 顶层模块原理文件 - 5 -
3单元模块程序设计 - 6 -
3.1 按键输入模块 - 6 -
3.1.1 输入模块程序 - 6 -
3.1.2输入模块元件 - 7 -
3.2电子密码锁系统控制模块 - 7 -
3.2.1控制模块程序 - 8 -
3.2.2控制模块元件 - 10 -
3.2.3控制模块仿真 - 11 -
3.3显示模块 - 11 -
3.3.1显示模块元件 - 14 -
3.3.2显示模块仿真 - 14 -
4 收获与体验 - 15 -
参考文献 - 16 -
附件 - 17 -
摘要
随着人们生活水平的提高,如何实现家庭防盗这一问题也变的尤其的突出,传统的机械锁由于其构造的简单,被撬的事件屡见不鲜,电子锁由于其必威体育官网网址性高,使用灵活性好,安全系数高,受到了广大用户的亲呢。
电子电路设计常用的方法是试验设计法,一般都包括设计方案提出、方案验证、方案修改3个阶段。传统的试验设计法通常采用手工搭接实验电路来完 成,往往需要经过试验和修改的反复过程,直到设计出正确的电路。随着电子和计算机技术的发展,产生了在计算机平台上的EDA(电子设计自动化)技术,这种 技术除了具有强大的设计功能外,还具有测试、仿真分析、管理等功能。在EAD桌面设计环境下用计算机来完成电路的系统综合设计和仿真。1统设计总述
1.1设计要求
1、密码输入:每按下一个键,要求在数码管上显示,并依次左移;
2、密码删除:每删除一位,数码管上的显示右移一位,在左边空出的位补充零;
3、密码设置:当四位密码输入完毕,按下设置功能键进行设置。
4、密码检验:输入密码,按下检验键。
1.2 设计方案
在电子密码锁的设计中,我首先考虑的方法:是用密码输入删除控制模块、动态扫描模块、寄存器模块、比较模块、触发模块实现的。在密码输入删除控制模块中,每输入一位数,数码管左移一位,设置删除信号back,每按一次,删除最后输入的数字,密码在数码管显示右移一位,左边空处0。
设置密码确认信号set,当四位密码输入完毕后,按下set,则密码被送到寄存器锁存,比较器模块得到数据A,同时密码显示电路清零。
设置密码锁状态显示信号lock。Lock=0表示锁未开,lock=1表示锁开,设置关锁信号close,当密码送到寄存器模块锁存后,按下close,则lock=0.
设置密码检验信号check ,在lock=0下从数据开关输入四位开锁数据,按下check,则开锁数码送寄存器锁存,数据比较模块得到数据B,若A=B,则触发器被置”1”。
设计成三个模块:开关编码模块、控制模块、动态显示模块
设计的总结构图如图1.1。
图1.1设计总结构图
2总体程序设计
2.1整体组装设计原理图
系统的整体组装设计有密码按键输入模块、密码控制模块、密码显示模块三部分组成,系统整体组装原理图如图2.1所示。
图2.1系统整体组装原理图
2.2 顶层模块程序调用
2.2.1程序部分
LIBRARY ieee;
USE ieee.std_logic_1164.all;
LIBRARY work;
ENTITY eleclock IS
PORT
( CLK2_1: IN STD_LOGIC;
CLK1_1: IN STD_LOGIC;
KEY_1: IN STD_LOGIC_VECTOR(9 DOWNTO 0);
SET_1: IN STD_LOGIC;
CHECK_1: IN STD_LOGIC;
CLOSE_1: IN STD_LOGIC;
BACK_1: IN STD_LOGIC;
LED_1 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
SN_1: OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
LOCK_1: OUT STD_LOGIC
);
END elecl
文档评论(0)