基本门电路的组合逻辑电路设计实验二中规模（MSI）.PDFVIP

实验内容： 实验一 基于小规模（SSI）基本门电路的组合逻辑电路设计 一、实验目的 （1）掌握基于小规模（SSI）基本门电路的组合逻辑电路设计的基本方法； （2 ）用实验验证所设计电路的逻辑功能。 二、实验内容 （1）设计一个裁判电路，如举重比赛有三个裁判，一个主裁判，两个副裁判。试举是否成 功的判决，由每个裁判按下一个自己面前的按钮来决定，只要两个以上的裁判（其中必需包 含主裁判）判明成功，表示成功的灯才亮，请设计这个电路。 （2 ）设计一个优先电路，它有A 、B 和C 三个输入信号，且分别由PA 、PB 和PC 输出， 同一时间内只能有一信号通过，其优先顺序：A 最先，B 其次，C 最后。 （3 ）设计一个2 线至4 线译码电 路。当A0=0 ，A1=0 时，则B0 端输出为 1，其余B1 、 B2 、B3 各端输出为0 ；当A0=1 ，A1=0 ，则B1 端输出为 1，其余各端为0 ；其它状态依此 类推，其输出控制三态门，以构成一个频率选择电路。 （4 ）是设计用两只开关同时控制一只楼梯中电灯的逻辑电路。 （5 ）试用异或门设计一个四位B/G （二进制码转换格雷码）或G/B 的变换。 （6 ）设计一个实现四舍五入的组合电路。 （7 ）试设计两个一位二进制数A=B 、AB 和AB 的比较电路。 （8 ）设计一个加减器，即在附加变量M 控制下，既能做加法运算又能做减法运算的电路。 三、实验仪器与器材 （1）仪器：数字电子技术实验箱、三用表、直流稳压电源、双踪示波器； （2 ）器材： 74LS00 （四—2 输入与非门） 74LS04 （六非门） 74LS20 （二—4 输入与非门） 74LS32 （四—2 输入或门） 74LS86 （四—2 输入与非门） 74LS126 （三态门） 等等。 实验二 中规模（MSI）常用组合电路及其应用 一、实验目的 （1）验证几种常用组合逻辑电路的逻辑功能； （2 ）掌握各种逻辑门的应用。 二、实验内容 （1）试用多片8 线-3 线优先编码器74LS148 组成32 线-5 线优先编码器。 （2 ）试用多片4 线-16 线译码器74LS154 组成5 线-32 线译码器。 （3 ）试用3 线-8 线译码器74LS138 和门电路设计1 位二进制全减器电路。 （4 ）试用数据选择器设计一个用3 个开关控制一个电灯的逻辑电路，要求改变任何一个开 关状态都能控制电灯由亮变灭。 （5 ）试用4 位并行加法器74LS283 设计一个加减运算电路。当控制信号M=0 时它将两个 输入的4 位二进制数相加，而M=1 时它将两个输入的4 位二进制数相减，允许附加必要的 门电路。 （6 ）试用1 片4 位并行加法器74LS283 将余3 代码转换成8421 的二-十进制码。 （7 ）试用多片4 位数值比较器CC14585 组成十位数值比较器。 （8 ）试用2 个4 位数值比较器CC14585 组成三个数的判断电路，要求能够判别三个4 位二 进制数A 、B 、C 是否相等、A 是否最大、A 是否最小的输出信号。 三、实验仪器与器材 （1）仪器：数字电子技术实验箱、三用表、直流稳压电源、双踪示波器； （2 ）器材： 74LS00 （四—2 输入与非门） 74LS11 （六非门） 74LS20 （二—4 输入与非门） 74LS32 （四—2 输入或门） 74LS138 （3—8 线译码器） 74LS148 （8—3 优先编码器） 74LS151 （8 选1 数据选择器） 74LS154 （4—16 线译码器） 74LS283 （4 位并行加法器） CC14585 （4 位数值比较器） 等等。