一种基于CPLD的数字同步采样电路的设计与应用.pdfVIP

2oo7年12月 武警工程学院学报 Dec．2oo7 第23卷 JOURNALOFENGGO3LLF~EOFARMED P0lLICE F《)RCE Vl01．23 【军事通信学研究】 一 种基于CPLD的数字同步采样电路的设计与应用 张专成 冯立杰 王甲琛 (武警工程学院通信工程系，陕西西安710086) 【摘 要】分析了在交流信号参数的直接测量或是在周期信号的谐波分析中采用同步采样电路的必要 性；针对电力系统的多电量在线检测，提出了一种基于CPLD的数字同步电采样路的设计方法，并对其有效 性进行了理论分析和实验证明。 ． 【关键词】模数转换；同步采样；同步偏差；分频系数；CPLD 1 测量交流信号的基本公式 如所周知，在交流信号参数的直接测量或是在周期信号的谐波分析中都要用到同步采样电路。交流电 压与电流信号在一个工频周期内，经过采样和模数转换后，成为时间上间隔均匀的离散数字信号，其 - N I 电压有效值： ， ． 电流有效值： ，=蕊 ， 只要合理地设计同步采样电路，使采样频率严格为被测信号基波频率的N倍，N又大于被分析信号的最高 谐波频率的二倍，即满足采样定理，并且有足够的转换精度，上两式在理论上就可以达到很高的精度；同样理 论上就能够精确地求出各次谐波的幅值和初相，并能复显原信号波形。但在实际中严格的同步事实上是不 存在的，信号基波的微小同步偏差，都会给电压有效值、电流有效值以及高次谐波的测量结果带来很大误差。 为此人们一直在寻求有效抑制同步偏差造成测量误差的方法，例如准同步采样算法、加窗技术和加窗一插值 技术等等。所有这些方法，都只在一定的同步范围内才是有效的。因此，人们在寻求有效抑制同步偏差造成 测量误差的方法的同时，也在不断地改进同步采样技术，尽可能地减小同步偏差。于是，在交流信号的各种 测量中，将最有效的同步采样电路与最有效的消除误差算法结合起来，不失为一种合理的技术路线。 同步电路可分为模拟的与数字的两种形式。模拟同步电路对频率的跟踪范围小、速度慢。在研制一种 电力系统多电量在线检测仪的过程中，笔者利用CPLD器件设计了一种数字同步采样电路，与准同步采样 算法相结合，使仪器达到了很高的精度。由于数字同步电路对频率的跟踪范围大、速度快，使所研制的多电 量在线检测仪可用于50Hz或60Hz电力系统的电量测量。以下介绍数字同步采样电路的设计原理。 2 同步电路设计原理 2．1 电路基本组成 同步电路组成如图1所示。CPLD器件选用美国LATTICE半导体公司生产的ispLSIlO16E，1016E 的封装形式为PLCC44，工作频率为IOOMHz，与具有相同管脚的其它厂家生产的同类产品相比，1016E具 有更多的逻辑单元，笔者除集成了同步电路外，还集成了其它一些辅助逻辑电路。图1中的MCLK为由晶 体振荡器产生的基准主频信号，BCLK为经过整型处理以后的被测基波信号，同步电路的工作过程是运算 器每隔二个工频周期，计算一次分频系数，并将其存人缓存器；分频器是一个减法计数器，每当分频器减“1” 收稿日期：2007—03—10 第一作者：张专~(1984--)。毕业于西安交通大学。现为武警工程学院通信工程系教授，硕士研究生导师，从事数字信号处理、自动控制 等方面的教学与科研工作。 10