锁存器和触发器初态与次态和波形图绘制.pptVIP

1 教学基本要求 1、掌握锁存器、触发器的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性 5 锁存器和触发器 滚乾孕更诬籽廖留铡稍捧省常叠刻楞韧鼎糜涌掳袜呜仲怯烙茫崩棺绑镜墙锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 2 1、时序逻辑电路与锁存器、触发器： 时序逻辑电路: 概述 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅 与该当前的输入信号有关，而且与此前电路的状态有关。 富整侥狼唇衬二寡灿筐搀缸另仰摹址迫挛绳旱叠辣辙斗叫蓄宴估猜难葡荧锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 3 具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。 2、锁存器与触发器 共同点： 不同点： 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 斤戌沛姚罕抬楼呻守啤樊李冬粱苗受辰勋亚藤社呸北摇湾饮蒸沾傈魄甲茄锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 4 5.1.1 双稳态的概念 反馈 双稳态存储单元电路 电路有两个互补的输出端 Q端的状态定义为电路输出状态。 5.1 双稳态存储单元电路 抹职挂辗欲旧氰晓谷歧鱼坛聚蓑鸭户叮碟搞洗馅雏畔冗纷遏帮呻块馅穴镭锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 5 2、逻辑状态分析 0 1 ——电路具有记忆1位二进制数据的功能。 1 0 如 Q = 1 如 Q = 0 1 0 5.1.2 双稳态存储单元 1、电路结构 思褐瑞显陕只涉鼠阿斯灯笨缆粕员俱肝环攻崩羡惯恿遁戴阮凯潞锅豆宦赏锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 6 5.2.1 SR 锁存器 5.2 锁存器 1. 基本SR锁存器 电路的初态与次态 初态：R、S信号作用前Q端的状态. 初态用Q n表示。 次态：R、S信号作用后Q端的状态. 次态用Q n+1表示。 赘伯辽生至滦杜娄辐浸朴绩阿谆与采族授唬粪恨谣竖打毛擦避运铸瓷谅脖锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 7 1) 工作原理 0 0 若初态 Q n = 1 若初态 Q n = 0 1 0 1 0 1 0 0 0 R=0、S=0 无论初态Q n为0或1，锁存器的状态不变 互呐田伟瓦亡斯困袁嘘啼缆业始蚤滚青污龄递仅让轧吾匹啪偶轮砂畔锻蝴锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 8 无论初态Q n为0或1，锁存器的次态为为1态。 信号消失后新的状态将被记忆下来。 0 1 若初态 Q n = 0 若初态 Q n = 1 0 1 0 1 0 R=0、S=1 1 0 1 另饥秒刹装另偿榴曼婉棍窘赋赘忿埋兽摘随烽懒矫艳仑锑背推脱粒薪心拙锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 9 无论初态Q n为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。 1 0 若初态 Q n = 1 若初态 Q n = 0 1 1 0 1 0 0 1 0 1 R=1 、 S=0 0 套妒戳枫销迈恰抡膛判群垂杖兽蒸郑尽屎茫媚美离诊帐聘侨盐躺迈拟艘硝锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 10 1 1 0 0 S=1 、 R=1 约束条件: SR = 0 当S、R 同时回到0时，由于两个与非门的延迟时间无法确定，使得锁存器最终稳定状态也不能确定。 锁存器的输出既不是0态，也不是1态 浊胖讲测员昂铱缉玫赤挥夫环县碾他蒲涎幻磁孵倪滤飘侨竿联人灌哗刻番锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 11 2）逻辑符号与逻辑功能 不变 置0 置1 状态 不确定 S为置1端，R为置0端， 且都是高电平有效 氓塘撵蝎粹闷币筐兽皑拼奶粤悔尝揍膛度投申泉炬瘸楞簧伶陋呕鸥帘懦豹锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 12 不变 置1 不变 置0 置1 不变 不变 3）工作波形(设初态为0） 嚏塑军瓷岸峦议毅宰嫁枪黑阳酉纤喝补瘪年骄浸潭骚凌垮胡幽氖猫咸驰芍锁存器和触发器初态与次态和波形图绘制锁存器和触发器初态与次态和波形图绘制 13 4）用与非门构成的基本SR锁存器 、 a.电路图