- 1、本文档共25页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验一Maxplus软件的基本操作
数字电路与逻辑设计实验指导书
实验一Quartus软件的基本操作
一、实验内容
1.熟悉Quartus软件的基本操作,了解各种设计方法(原理图设计、文本
设计、波形设计)
2.用逻辑图和VHDL语言设计一个异或门。
二、电路要求
1.进实验室前,请写一份预习报告;进实验室时经指导老师检查后,才可
上机操作。
2.预习报告内容有:
异或门的逻辑图;
用VHDL语言设计异或门;
3.实验结束前,要填写实验卡,将异或门的仿真波形画在实验卡上。
三、电路功能介绍
异或门 (XOR)
用途:异或门是一种用途广泛的门电路。典型应用是作为加法器
的单元电路。
逻辑图
真值表
A B OUT
0 0 0
0 1 1
1 0 1
1 1 0
1
VHDL程序
数据流描述:
波形图
2
实验二 素数检测器的设计与仿真
一、实验内容
用逻辑图和VHDL语言设计素数检测器。
二、电路要求
1.进实验室前,请写一份预习报告;进实验室时经指导老师检查后,才可
上机操作。
2.预习报告内容有:
素数检测器的逻辑图;
用VHDL语言设计素数检测器,用尽量多的方法来描述;
3.实验结束前,要填写实验卡,将以上2种电路的仿真波形画在实验卡上。
三、电路功能介绍
对于4位输入组合N=N3N2N1N0,当N=1、2、3、5、7、11、13 时该函
数输出为1,其他情况输出为0”
逻辑图
四位素数检测器的标准和设计
3
四位素数检测器最小化后的设计
真值表
VHDL程序
参考教材
实验三 三态门,OC 门的设计与仿真
一、实验内容
1.用逻辑图和VHDL语言设计三态门,三态门的使能端对低电平有效。
2.用逻辑图和VHDL语言设计一个OC 门(集电极开路门)。
二、电路要求
1.进实验室前,请写一份预习报告;进实验室时经指导老师检查后,才可
上机操作。
2.预习报告内容有:
三态门、OC 门的逻辑图;
用VHDL语言设计三态门、OC 门,用尽量多的方法来描述;
3.实验结束前,要填写实验卡,将以上2种电路的仿真波形画在实验卡上。
三、电路功能介绍
1.三态门,又名三态缓冲器 (Tri-StateBu er)
用途:用在总线传输上,有效而又灵活地控制多组数据在总线上
通行,起着交通信号灯的作用。
逻辑图
4
真值表
EN A OUT
0 0 Hi-Z
文档评论(0)