第十讲 提高访存速度二从结构技术方面.pptVIP

第十讲 提高访存速度的措施 本讲主要内容 高性能的存储器芯片：FPM-DRAM, CDRAM, SDRAM 高速主存储器（从结构技术方面实现） 双端口存储器 多模块交叉存储器 高速缓冲存储器 Cache 1.双端口存储器 (1).双端口存储器的逻辑结构 双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名。由于进行并行的独立操作，因而是一种高速工作的存储器，在科研和工程中非常有用。 (2).无冲突读写控制 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制(CE)和输出驱动控制(OE)。读操作时，端口的OE(低电平有效)打开输出驱动器，由存储矩阵读出的数据就出现在I/O线上。 (3).有冲突读写控制 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了BUSY标志。在这种情况下，片上的判断逻辑可以决定对哪个端口优先进行读写操作，而对另一个被延迟的端口置BUSY标志(BUSY变为低电平)，即暂时关闭此端口。 (4).有冲突读写控制判断方法 如果地址匹配且在CE之前有效，片上的控制逻辑在CEL和CER之间进行判断来选择端口(CE判断)。 如果CE在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口(地址有效判断)。 无论采用哪种判断方式，延迟端口的BUSY标志都将置位而关闭此端口，而当允许存取的端口完成操作时，延迟端口BUSY标志才进行复位而打开此端口。 高位交叉结构特点总结 特点：某个模块进行存取时，其他模块不工作。 优点：某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。 缺点：各模块串行工作，存储器的带宽受到了限制。 低位交叉结构的特点 特点：连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。 优点是对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。使用场合为成批数据读取。 3.多模块交叉存储器的基本结构 二模块交叉存储器举例 三、 高速缓冲存储器 * * ? 采用并行操作方式　　　　　　---双端口存储器　 芯片技术 研究开发高性能芯片技术，如： DRAM?FPMD?EDO? EDRAM?CDRAM?SDRAM?RambusDRAM。 ? 采用并行主存储器,提高读出并行性 ---多模块交叉存储器 ? 主存储器采用更高速的技术来缩短存储器的读出时间 ---相联存储器 (2) 结构技术 由于CPU和主存储器在速度上不匹配，限制了高速计算。 为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速CPU和存储器之间有效传输的特殊措施。 引言 (3)采用层次结构 Cache –主存 二、高速主存储器（从结构技术上实现） （1）. 单体多字系统 W位 W位 W位 W位 W位 地址寄存器 主存控制器 . . . . . . 单字长寄存器 数据寄存器 存储体 增加存储器的带宽 4.2 2.多模块交叉存储器 大存储器在一个存储周期中读出的不是一个存储单元的w 位信息，而是n个字，这样在单位时间里存储器提供的信 息量可提高n倍，这样组织的主存系统称为并行主存系统。 （2）. 多体并行系统 (1) 高位交叉 M0 … … M1 … … M2 M3 … … … … 4.2 体内地址 体号 体号 地址 00 0000 00 0001 00 1111 01 0000 01 0001 01 1111 10 0000 10 0001 10 1111 11 0000 11 0001 11 1111 顺序编址 M0 … … M1 … … M2 M3 … … … … 4.2 　体号 体内地址 地址 0000 00 0000 01 0000 10 0000 11 0001 00 0001 01 0001 10 0001 11 1111 00 1111 01 1111 10 1111 11 (2) 低位交叉 各个体轮流编址 4.2 M0 地址 0 4 … … 4n－4 M1 1 5 … … 4n－3 M2 2 6 4n－2 M3 3 7 4n－1 … … … … 地址译码 体号 体内地址 体号 (2) 低位交叉 各个体轮流编址 在不改变存取周期的前提下，增加存储器的带宽 时间 单体 访存周期 单体 访存周期 4.2 启动存储体 0 启动存储体 1 启动存储体 2 启动存储体 3