chapter3MOSFET物理与特性.pptVIP

第3章 CMOS集成电路 的物理结构 本章概要 概述 MOSFET CMOS工艺层 FET阵列设计 初步了解物理设计，将集成电路看做用来控 制信号流的一组图形材料层 3.1 概述 基本材料构成 3.1 概述 基本视图 3.1 概述 物理设计的目标 互联线的电阻 电阻符号 互联线的电阻 互联线几何结构 互联线的电阻 顶视图 互联线的电容 电容符号 互联的电容 互联线电容几何结构 由互联线时间常数导致的时间延迟 3.2 MOSFET MOSFET基本结构 3.2 MOSFET MOSFET基本视图 3.2 MOSFET 问题 3.2 MOSFET 载流子 半导体中的载流子类型 载流子：半导体中可自由移动的导电粒子 电子：带一个电子电量的负电荷+q 空穴：带一个电子电量的正电荷-q 3.2 MOSFET 半导体的导电类型 半导体的导电类型 n型半导体：Si中掺P、As，电子为多子，空穴为少 子，称P、As为施主（可提供电子，亦即施放电子），电子浓度≈施主浓度Nd p型半导体：Si中掺B ，空穴为多子，电子为少子，称B为受主（可提供空穴，亦即接收电子），空穴浓度≈受主浓度Na 掺杂的作用 掺入杂质的类型决定半导体的导电类型及载流子类型 掺入杂质的数量决定半导体的载流子数量（电阻率） 3.2 MOSFET MOSFET的结构 n＋表示重掺杂 3.2 MOSFET MOSFET的类型 源区与漏区的导电极性相同 源区、漏区的导电极性与衬底的导电极性相反（即两者之间存在pn结） 源区、漏区的掺杂浓度远大于衬底的掺杂浓度 在通常的（偏置电压）情况下，相邻的n区和p区可以视为电隔离的 n阱使得nFET和pFET可以做在同一p型衬底上 3.2 MOSFET MOS结构 3.2 MOSFET nFET导电机理 3.2 MOSFET pFET导电机理 3.4 FET阵列设计 CMOS掩模版次 3.4 FET阵列设计 2个nFET串联 3.4 FET阵列设计 3个nFET串联 3.4 FET阵列设计 2个nFET并联 3.4 FET阵列设计 2个nFET并联 3.4 FET阵列设计 非门:方案1 3.4 FET阵列设计 非门:方案2 3.4 FET阵列设计 非门相邻 3.4 FET阵列设计 非门串联 3.4 FET阵列设计 传输门 3.4 FET阵列设计 传输门 3.4 FET阵列设计 NAND2 3.4 FET阵列设计 NOR2 NAND2-NOR2 Layout Comparison 3.4 FET阵列设计 NOR3/NAND3 3.4 FET阵列设计 实例1和实例2的对比 4-Input AOI Gate 4-Input AOI Gate 3.4 FET阵列设计 基本规则 图形和阵列尽量规则，避免采用多边形，以便得到最大的密度 n+、p+和栅能共享则共享 电源、地线一般采用水平方向的金属线，置于布局布线区的上、下方 3.3 CMOS工艺层 晶体管层 p衬底 n阱 n+ p+ 栅氧化层 多晶硅栅 场氧(FOX) 厚SiO2，用于隔离 相邻的MOSFET 侧视图 顶视图 3.3 CMOS工艺层 互连层 一层氧化层Ox1 一层互连Metal1 接触孔：实现Metal1 和FET的电连接 二层氧化层Ox2 二层互连Metal2 通孔Via：实现Metal1和Metal2的电连接 三层氧化层Ox3 侧视图 顶视图 （与上图 不对应） 现代IC的互连已达10层以上！ N 阱 双 层 金 属 化 C M O S 工 艺 版 次 两个串联的nFET（有1个n+区被共享） 电路图 表面视图 侧视图 三个串联的nFET（有2个n+区被共享） 技巧：能共用的区域一定要共用，共用n+或p+区优先于共