ISE教程5.pdfVIP

Xilinx 工具流程实验 Xilinx 工具流程实验 介绍 本实验介绍 ISE 软件 结构向导 管脚及区域约束编辑器和 Xilinx 的工具流程 目标 完成此实验后 你将会 • 在 ISE 的项目导航器中建立一个新的项目 • 利用结构向导建立一个 DCM 例化 • 将例化置于设计之中 • 利用软件的缺省选项实现一个设计 • 利用 PACE 工具指定管脚位置和区域位置 过程 注意 当用Toolwire 来执行实验时 所有的软件程序 文件和项目都在卷标 U:\ 下 而 不是在 C:\ 下 建立一个新的项目 第一步 登录到 ISE 项目导航器 在 C:\training\fund\labs\flow 子目录下建立一 个名称为 FlowLab 的新项目 目标器件为xc2v40-4fg256 设计流程可以是 XST Verilog 或 XST VHDL 你可以根据你的喜好选择相应的语言 打开 Xilinx ISE 5.1 软件 从开始菜单里 选择程序 Programs → Xilinx ISE 5.1 → 项目导航器 Project Navigator Xilinx 工具流程实验 第五章b-3 1-877-XLX-CLAS 在项目导航器中 选择文件 File → 新项目 New Project 这时新项目窗口就 会打开 图 5b-1 图 5b-1. 新项目窗口 对于项目名 键入 FlowLab 对于项目位置 使用 按钮浏览到 C:\training\fund\labs\flow 单击 OK 选择器件家族 Virte