电子教材-可编程逻辑器件逻辑功能测试新方法.pdfVIP

可编程逻辑器件逻辑功能的测试新方法 张晨燕 康霞 马建涛 摘要：以 GAL16V8 为例介绍了一种对可编程逻辑器件逻辑功能的测试方法，其中硬件接口电 路采用了增强型并行口，使传统的并行口具有高速双向数据传输的能力。由于 GAL16V8 中 设计了加密位，从而无法直接读取其内部控制字，软件中用“应用代替测量”，使其用应用的 有效形式却兼有测量的效果。 关键词: 接口 硬件设计 软件设计 可编程逻辑器件 中图分类号：TP202 文献标识码：B A New Designed Method For the Logical Function Test of PLD Zhang Chenyan ，Kang Xia, Ma Jiantao Abstract ： This paper introduces the circuit designed for the logical function test of PLD (programmable logic device) based on the GAL16V8.By using EPP, the circuit gets the capability of bidirectional data transmission at high speed, comparing with the traditional parallel interface. Due to the existence of encrypt bit in the GAL16V8, we cannot directly read its inside control bits. So we verify the PLD’s function test via its application in the circuit. Keywords ：interface; hardware design; software design; PLD 1 引言 GAL（Genertic Array Logic ）是美国 Lattice Semiconductor 公司必威体育精装版推出的一种可电擦写、 可重复编程、可加密的可编程逻辑器件（PLD ），是第二代 PAL （Programmable Array Logic ）。 它具有如下特点： ①可实现组合逻辑电路和时序逻辑电路的多种功能。经过编程可以构成多种门电路，如 触发器、寄存器、计数器、比较器、译码器、多路开关和控制器等，代替常用的 74 系列和 54 系列的 TTL 器件或 CD4000 系列的 CMOS 芯片。据统计，一个 GAL 器件在功能上可以代 替 4～12 个中小规模集成芯片，从而使系统缩小体积，提高可靠性，并简化印制电路板的设 计。 ②具有硬件加密单元，可以防止抄袭电路设计和非法复制。 ③高速编程算法，并行编程，10ns ／行，整个芯片编程可在1s 内完成。 ④8 个可编程输出逻辑宏单元（OLMC ）使其输出结构可变化，提供了复杂逻辑设计的 最大灵活性，与 PAL 全功能兼容。 基于这些特点，使得 GAL 广泛应用于各种大型的仪器设备中，但是如果仪器出现故障 由于其加密，就难以进行排除，如果能测试出 GAL 内部的逻辑功能，就能根据原理排除故 障。 2 ．接口硬件电路的设计 选用增强型并行口（EPP ），使传统的并行接口（打印口 SPP）具有了高速反向数据传输 能力，并使用其 IEEE －1.7 协议作为该仪器与计算机并行口的通讯链路协议，由于 EPP －1.7 可使用三根信号线（nWRITE 、nDATASTB 、nADDRSTB ）即可完成并行口与外设的握手连 接，利用地址周期完成对外设的端口选通，利用数据周期完成对数据的 1 ／O 操作。由于 EPP 传输一个数据至少需要两个指令周期（地址选通周期和数据选通周期），该仪器接口电路中， 利用电平触发琐存器（74LS373 ）作为地址琐存，使地址信号保持到数据读写周期，保证了 正确的端口操作。 2.1 EPP 模式的设计与基地址的选择 由于EPP 协议对该模式的设计和检测没有统一的规定，EPP 控制芯片的生产厂家不同