基于STM32的微型数字逻辑分析仪设计分析.docxVIP

基于STM32的微型数字逻辑分析仪设计姓名：耿闯 学院：信息学院 班级： 13级一班 学号： 131405105 邮箱：1916156075@时间： 2016年5月30号基于STM32的微型数字逻辑分析仪设计摘要：本设计采用单片机控制8路逻辑信号电平采集；采用EDA技术设计的CPLD芯片处理逻辑信号，控制点阵扫描和分析结果在示波器上显示；单片机和CPLD间采用中断方式交换数据。该设计具有1、3级触发方式，触发字位置和浮动时标线显示等功能,以及友好操作界面和波形稳定显示等特点，并拓宽示波器使用功能。关键字：点阵扫描控制；逻辑分析；CPLD；VHDL编程1. 引言逻辑分析仪是数字电路调试和信号分析中不可缺少的工具。本设计参照“2003年全国大学生电子设计竞赛”的题目，用双踪信号示波器作为逻辑分析结果显示设备；用单片机控制逻辑信号采集和逻辑分析仪的各项功能操作；用EDA（电子设计自动化）技术设计的CPLD（复杂可编程逻辑器件）芯片处理逻辑信号，控制逻辑分析结果波形的点阵扫描；达到一般逻辑分析仪应有的功能和指标。本设计的逻辑分析仪特点是性能稳定、成本低，并拓宽了示波器使用功能。2. 基本要求（1） 制作数字信号发生器能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。逻辑信号序列示例如下图所示。（2）制作简易逻辑分析仪具有采集8路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集、存储。能利用模拟示波器清晰稳定地显示所采集到的8路信号波形，并显示触发点位置。8位输入电路的输入阻抗大于50k?，其逻辑信号门限电压可在0.25~4V范围内按16级变化，以适应各种输入信号的逻辑电平。每通道的存储深度为20bit。3. 方案选择与可行性论证数字信号发生器模块方案一：采用555定时器和可预置移位寄存器。用74LS194A接成8位可预置循环移位寄存器，方波发生器提供一时钟信号给移位寄存器，预置数用8个波段开关接入（即循环系列）。此方案简单可靠，但信号频率不易更改（当需要的时候），硬件复杂，不易扩展。方案二：用PC通过软件编程可以从并行口输出信号波形，不需要硬件电路，且设计灵活，但不适合电子设计竞赛，并且PC体积大，携带不方便。方案三：采用中规模FPGA，使用VHDL语言设计移位寄存器。此方案可以实现精确定时产生信号，且信号频率可调，体积小，但其显示电路占用资源多，这样设计出来的电路系统将大且复杂。方案四：采用一片AT89C2051单片机产生波形序列。用单片机产生数字信号，设计简单，设置灵活，频率调节方便，并且易扩展其他功能。综合分析上述各方案，比较其优缺点，包括灵活性、可靠性、可扩展性和易操作性，所以选择方案四。主体控制模块方案一：以8031单片机为核心。但8031无片内ROM，需外扩EPROM（例如27526）作为程序存储器。这样会增加电路的复杂性。方案二：采用AT89C51单片机为主控制核心的双CPU串行通信方式。AT89C51芯片，其内部含有可重复编程的FLASH ROM，可进行1000次擦除操作，在设计调试过程中可十分容易进行程序的修改，达到最佳的设计。利用存储器（EEPROM）实现掉电存储功能。但需要外接D/A转换器（如DAC0832），也增加了硬件的复杂性。方案三：选择STM32F103VET6芯片，利用AD接口和GPIO口实现数据采集，利用芯片的SRAM实现数据的存储。方案三硬件简单，软件实现方便，大大提高了系统的设计性能。故采用方案三。（3）信号检测模块信号检测模块主要用来提高输入阻抗，并设置逻辑电平的门限电压。方案一：电阻分压，利用电阻网络把电压分级作为触发门参考电压，用模拟开关4067在把每个通道的信号和这个参考电压用电压比较器来比较，判断输入信号高低，输入单片机处理。方案二：采用D/A和比较器实现。单片机控制D/A的输出，作为比较器的参考电压，即可改变门限电压，D/A可使用STM32内部D/A。与方案一比具有精确可调的优点。故选方案二。用户接口模块和显示模块用户接口模块包括显示，键盘等几个部分。LCD液晶显示。例如采用COM1286液晶显示模块可以显示各种字符及图形，可与CPU直接接口，具有8位标准数据总线、6条控制线及电源线，接口电路简单控制方便。故采用此方案。4.系统总体方案框图 5. 单元电路设计数字信号发生器模块的实现 数字信号由8路信号产生电路、循环移位寄存器、100Hz时钟产生电路和逻辑信号输出部分构成。在这里使用一片小单片机AT89C2051作为信号发生器，通过8路开关设置循环移位元逻辑信号序列，输入AT8