数字逻辑第三章1.pptVIP

3.5.2 按逻辑功能分 与门 或门 与非门 或非门 与或非门 非门 异或门 3.5.3 按输出电路形式分 1、推拉输出(图腾柱输出) 2、集电极开路输出(OC) 3、三态输出(TS) VCC VCC 130 130 38mA T4 T4 T5 T5 Ω Ω 先来看看推拉输出结构的输出等效电路: F1 F2 电流会烧坏逻辑门. 出端都不能短接在一起做“线与”连接,因为38mA的 由推拉输出等效电路可知,任何两个逻辑门的输 F F1 F2 F R1 R2 R3 A B T1 T2 T5 VCC F 4K 1.6K 1K RL 下面讨论OC门: T5 F1 F2 F T5 RL VCC VCC A   F F1 F2 B D C RL 上拉电阻的选择： VCC “0” n IL m RL ICBO ICBO ICBO IiH IiH IiH “0” “0” IL=mICBO+nIiH VOH=VCC-ILRL =VCC-(mICBO+nIiH)RL 先讨论RLmax 由上式可见，RL越大 则VOH越低，若规定VOH 的下限值为2.8V则 ICBO约为250μA VCC n IL m RL IOL IiL IiL IiL “0” “0” 再讨论RLmin 显然，RL越小，IOL 越大，输出电平也越 高，故RL不能选得太 小。 “1” “1” OC门的特点: (1) 必须外接上拉电阻RL。 (2) 多个OC门的输出可以连接在一起“线与”。 (3) “线与”后的输出为各逻辑门输出值相“与”。 (4) OC门可实现电平转换。 下面介绍TS门 R1 R2 R4 R3 A B D3 T1 T2 T4 T5 F 4K 1.6K 1K 130 VCC EN P M H G 1 1 (工作态)。 所至，即H门的输出管T5截止，故M点仍为5V，故 EN=“1”使P点为“1”，由于P点的1是H门输出为“1” R1 R2 R4 R3 A B D3 T1 T2 T4 T5 F 4K 1.6K 1K 130 VCC EN P M H G 1 1 EN=“0”时，M点为0.9V，Vb5=0V，故T4、T5均截 止。输出为高阻态(三态)。 R1 R2 R4 R3 A B D3 T1 T2 T4 T5 F 4K 1.6K 1K 130 VCC EN P M H G 1 1 (1) 三态门可以把多个门的输出连接在一起，作为 总线输出形式。但任一时刻只允许一个门处于工作 态，其余的必须处于高阻态。 (2) TS门不需外接上拉电阻.  B A EN F △  B A EN F △ A1   F1 Fn B1 Bn An ENn EN1 △ △ 总线 TTL门闲置输入端的处理. A B F 处理原则:不影响信号端的正常逻辑运算 与门、与非门: (1)接“1”(VCC)。优点是不会增加信号端的驱动电流 (2) 与信号端并接使用。优点是能提高逻辑可靠性 但使信号端要提供的驱动电流增大。 (3)闲置。(TTL门输入端闲置等效输入为“1”) (1) 接“0”(地)。 (2) 与信号端并接使用。 或门、或非门: 3.6.1 场效应晶体管 场效应管与晶体管不同，它是多子导电，输入阻抗高，温度稳定性好。 结型场效应管JFET 绝缘栅型场效应管MOS 场效应管有两种: N沟道 P沟道 耗尽型 增强型 耗尽型 增强型 MOS绝缘栅场效应管（N沟道） （1） 结构 P G S D P型基底 两个N区 SiO2绝缘层 金属铝 N导电沟道 未预留? N沟道增强型 预留? N沟道耗尽型 N N （2） 符号 P沟道增强型 G S D G S D N沟道增强型 栅极 漏极 源极 NMOSFET： VGS≥ VTN(+2V)，形成沟道，等效开关接通。 VGS＜ VTN(+2V)，沟道夹断，等效开关断开。 G S D VDD PMOSFET: VGS≤ VTP(－2V)，形成沟道,等效开关接通。 VGS＞ VTP(－2V)，沟道夹断，等效开关断开。 沟道导通内阻小于1K，相对于外电路可以忽略。 G S D VDD 3.6.2 CMOS门电路 一、CMOS非门 T1 T2 UO Ui G S D VDD G S D (1) 若Ui=0 VGS1=0 VTN 所以T1截止. VGS2=- VDD VTP 所以T2导通. UO=“ 1 ”= VDD (2) 若Ui=+5V=VDD VGS1=+5V VTN 所以T1导通. VGS2=0V VTP 所以T2截止. UO=“ 0 ” T1 T2