第六章总线系统.pptVIP

第六章 6.1 总线的概念和结构形态 6.2 总线接口 6.3 总线的仲裁 6.4总线的定时和数据传送模式 6.5 HOST总线和PCI总线 6.6 InfiniBand标准 6.1 基本概念 总线：一组用于传送信息的公共信号线，总线用于连接计算机内部的部件，或连接外部的设备。 按信号类型可分类为： 地址总线(AB)：宽度决定了可配置的内存的最大容量 数据总线(DB)：宽度越宽，数据传输率越快，PC性能越高 控制总线(CB)：发出各种控制信号，如内存读、写信号等 基本概念 总线的标准化：标准化的总线便于硬件产商根据总线标准生产接入到计算机的配件。 PC上的标准总线有：ISA,PCI等… 总线标准主要定义总线的下列属性 物理特性：总线的信号线个数，插槽的形状尺寸，板卡的形状尺寸。 功能特性：每根信号线的功能。 电气特性：信号线上用什么样的电平表示逻辑值，信号线的数据传输方向。 时间特性：信号线的工作时序。 基本概念 总线带宽：总线每秒钟所能传输的数据量的上限。 总线带宽=数据总线宽度*每秒传输次数 总线的分类 计算机系统中的总线可分为三类 内部总线：连接CPU内部各部件。 系统总线：连接主板上各部件，如PCI总线。 I/O总线：连接中低速I/O设备的总线，如USB总线。 系统总线的结构 单总线：所有部件连接到一个总线上 多总线：高速部件连到高速总线上，低速部件连到低速总线上，高速总线与低速总线用桥接器连接 多总线结构示意图 典型的单处理器PC机结构图 6.2 I/O接口 IO接口：CPU与外设的中介。IO接口将外设抽象成一系列的IO端口（ IO接口上可寻址的寄存器），CPU只需读写IO端口，即可完成与外设的信息交互，包括 数据传输 读取外设状态 控制外设执行各种操作 IO端口的类型 数据端口 状态端口 控制端口 IO接口的功能 控制外设：使用控制端口，接收来自CPU的控制命令，并控制外设执行各种操作，如启动、关闭外设。 数据缓冲：CPU与设备的数据传输通过数据端口中介，因而数据端口可作为缓冲器，解决两者速度不匹配。 提供外设工作状态：接口电路可将外设状态保存在状态端口中，供CPU查询。 数据转换：串并转换、数模转换、模数转换、电平转换 中断：有些接口有向CPU发送中断请求的功能。 6.3 总线的仲裁 总线的主控设备（Master）：有能力启动并控制总线数据传输。 总线的从控设备（Slave）：被动响应主控设备的传输请求，配合完成数据传输。 当一个总线上挂接多个主控设备时，主控设备在使用总线之前需要获得总线控制权，通常由总线仲裁器判断是否批准主控设备的总线使用请求。 仲裁方式 集中式仲裁 链式查询 计数器查询 独立请求 分布式仲裁 集中式仲裁---链式查询 集中式仲裁---计数器查询 集中式仲裁---独立请求 分布式仲裁 6.4总线的定时和数据传送模式 总线的一次信息传送过程，大致可分为五个阶段：总线请求，总线仲裁，寻址，信息传送，状态返回（或错误报告） 总线周期：总线上一次数据传送所需的时间 总线的定时 同步定时：由时钟信号同步主从双方的操作。 异步定时：不设时钟，完全由应答信号同步主从双方的操作。 同步定时 异步定时 总线定时小结 一次传送过程所用的时间 同步定时：总线时钟周期整数倍 异步定时：由收发双方的操作响应速度决定 同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况。这是因为同步方式对任何两个功能模块的通信都给予同样的时间安排。由于同步总线必须按最慢的模块来设计公共时钟，当各功能模块存取时间相差很大时，会损失总线效率。 异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。 总线数据传送模式 读、写操作 块传送 写后读：用于校验目的 读修改写：用于多道程序系统中对共享存入资源的保护。 广播：一个发送方，多个接收方 广集：多个发送方，一个接收方。将多个发送方的数据同时送到数据总线上，进行线与/线或，接收方从数据总线上接收数据。 6.5 PCI总线简介 PCI：Peripheral Component Interconnect PCI规范的发展 PCI总线的特点 工作频率：33MHz、66MHz 总线字长：32位、64位 支持猝发传送 与处理器总线并发操作 隐藏式仲裁（当前主控设备使用总线时，仲裁器仲裁出下一个使用总线的主设备，使仲裁操作不占用时间） 支持自动配置（每个设备功能包含256字节配置空间） 总线设计不依赖于具体CPU 支持64位寻址 支持PCI卡的电源功耗管理 兼容性好（向前、向后兼容） 一套总线上可挂接多个主设备 支持奇偶校验 PCI扩展槽 PCI板卡 PCI设备的信号定义 信号类型 in：输入信号； ????? out：