组成原理复习试题.ppt

3.14 设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线带宽是多少？;3.15 在一个32位的总线系统中，总线的时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可以采取什么措施？;3.16 异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终值位。若要求每秒传送120个字符，试求传送的波特率。;4.15 设CPU共有16根地址线，8根数据线，并用MREQ (低电平有效)作为访存控制信号，R/W作读/写命令信号(高电平为读，低电平为写)。现有存储芯片：ROM（2K*8位， 4K*4位， 8K*8位）， RAM（1K*4位， 2K*8位， 4K*8位）及74138译码器和其他门电路（门电路自定义）。 试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下： (1)最小4K地址为系统程序区，4096~16383地址范围为用户程序区。 (2)指出选用的存储芯片类型及数量。 (3)详细画出片选逻辑。;解：（1）地址空间分配图： ;;另一种方法：ROM选择2片2K*8的芯片;4.16 CPU 假设同上题，现有8片8K*8位的RAM芯片与CPU相连。 用74138译码器画出CPU与存储芯片的连接图。 写出每片RAM的地址范围。 如果运行时发现不论往哪片RAM写入数据，以A000H为起始地址的芯片都有与其相同的数据，分析故障原因。 根据(1)的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将会出现什么后果？;;（2）地址空间分配图： RAM0:0000H-1FFFH RAM1:2000H-3FFFH RAM2:4000H-5FFFH RAM3:6000H-7FFFH RAM4:8000H-9FFFH RAM5:A000H-BFFFH RAM6:C000H-DFFFH RAM7:E000H-FFFFH;(3)如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片(RAM5)都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。假设芯片与译码器本身都是好的，可能的情况有： 1）该片的CS端与WE端错连或短路； 2）该片的CS端与CPU的MREQ端错连或短路； 3）该片的CS端与地线错连或短路。 4) 74138的Y5端始终输出低电平 。;(4) 如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间（偶数片）将永远访问不到。若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。RAM0 ,RAM2，RAM4，RAM6四片芯片始终无法输出。;4.28 设主存容量256K字，Cache容量2K字，块长为4. (1) 设计Cache地址格式，Cache中可装入多少数据块。 (2) 在直接映射方式下，设计主存地址格式。 (3) 在四路组相联映射方式下，设计主存地址格式。 (4) 在全相联映射方式下，设计主存地址格式。 (5) 若存储字长为32位，存储器按照字节寻址，写出上述三种映射方式下主存的地址格式。;解:（1）Cache 2K字，每块4字，可装入211 /22 = 29=512块，则Cache 的地址格式; （3）四路组相联映射。 每组4块，Cache共29 /4=27组，主存地址格式;4.29假设CPU执行某段程序时，共访问Cache命中4800次，访问主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？ 解：命中率 ： 平均访问时间： 效率： 性能提高了 倍;4.30一个组相联映射的Cache由64块组成，每组包含4块。主存包含4096块，每块由128个字组成，访存地址为字地址。试问主存和Cache的地址各为几位？画出主存的地址格式。;直接映射 ;4.31设主存容量为1MB，采用直接映射方式的Cache容量为16KB,块长为4，每字32位。试问主存地址为ABCDEH的存储单元在Cache中的什么位置？;主存地址为ABCDEH写成二进制为： 1010 1011