1.8V高电源抑制比的CMOS带隙基准电压源.pdf

维普资讯 第 33卷 第 1O期 北 京 工 业 大 学 学 报 Vo1．33 No．10 2007年 1()月 J0URNAIOFBEIJINGUNIVERSITY OFTECHNOL0GY Oct．2007 1．8V高电源抑SULI：：的CMOS带隙基准电压源 方穗明，王 占仓，高 风 (北京工业大学 电子信息与控制工程学院北京嵌入式系统重点实验室，北京 100022) 摘 要：通过对 电压源传统设计中关于速度、噪声、工作温度范围方面的研究，设计了一种带隙基准 电压源．基 于TSMC工艺套件的电路模拟仿真表明，该电路可在 1。5～1．8V 电压下正常工作，功耗小于 0．5mW，输出电压 为 1．25V，温度系数低于 1。8×1O ／℃，且低频下PSRR的值可以达到一110dB． 关键词：CMOS；带隙基准电压源；工作温度范围；电源抑制比；温度系数 中图分类号 ：TN432．1 文献标识码：A 文章编号：0254—0037(2007)10—1052—04 带隙基准电压源具有精度高、输 出基准电压与温度无关等特点，被广泛应用在模数转换器、射频收发 器、动态随机存储器、闪存等 CMOS集成电路中．稳定的带隙基准电压源不受 电源电压、温度变化的影响 以及制造工艺的不同所产生的对该电路的限制 ．随着近年来便携式 电子产品的迅猛发展，迫切需要基准 电路实现低电压和低功耗设计． 1 传统带隙基准电压源 1．1 带隙基准电压源工作原理 因为现代集成电路制造工艺不能提供零温度系 数的恒定基准电压，只有通过2个具有完全互补温度 特性的电压叠加来实现．如图1所示，PNP双极型晶 体管 Q3的射极一基极 电压 VEB3的温度系数为负，即 为 CTAT 电压 (complementarytoabsolutetempera— ture)，而且可以在 CMOS工艺 中实现[t-2]；QI和 Q2 在不同的集电极 电流密度工作时，它们的 vEB之差具 有正温度系数，即为PTAT电压 (proportionaltoabso— lutetemperature)．这样，在一个随温度上升而下降的 电压上加一个随温度上升而上升的电压，若这 2个电 图1 传统带隙基准 电压源 电路 压随温度变化的斜率相互抵消，就可以使电压和不随 Fig．1 Traditionalbandgapvoltagere~erencecircuit 温度变化而改变 ． 1．2 传统带隙基准电压源电路 如图1所示，具有相同尺寸的PMOS晶体管 Ml～M4构成 电流源，迫使各条支路具有相同的电流强 度．双极型晶体管 Ql和 Q2发射极面积不同，Q2为 Ql的 倍，这导致产生射极一基极 PTAT电压差 △VEB．在 Q2支路串联了 1个电阻Rl来保证在节点x和y的电压近似相等．电路采用一个运算放大器 AMP为电流源提供偏置，一旦电路的静态工作点被扰乱，高增益反馈 回路可以稳定电路工作点．最后将 收稿 日期 ：200609—11． 基金项 目：北京市教育委员会资助项 目(0030400，4040111) 作者简介：方穗明(1952一)，女，广东普宁人，副教授 ． 维普资讯 第 10期 方穗明等：1．8V高电源抑制比的CMOS带隙基准 电压源 PTAT电压和 Q3的射极一基极 电压相加得到输出电压为 VREF=VEB3+R2KTInn／(R1q) 2 改进的带隙基准电压源 2．1 噪声问题的改善 通常，带隙基准要为不同电路模块提供基准电压和 PTAT电流偏置，这样就很难避免后续 电路对基 准 电压源的噪声串扰 ．图1中，在电路工作时，由于节点B和C之间寄生电容Cgd4的耦合作用，节点B的 电压很可能受