键盘扫描输入实验.docxVIP

4.1键盘扫描输入实验4.1.1 实验目的 1.学习复杂数字系统的设计方法； 2.掌握矩阵式键盘输入列阵的设计方法。4.1.2 实验设备 PC微机一台，TD-EDA试验箱一台，SOPC开发板一块。4.103 实验内容在电子，控制，信息处理等各种系统中，操作人员经常需要想系统输入数据和命令，以实现人机通信。实现人机通信最常用的输入设备是键盘。在EDA技术的综合应用设计中，常用的键盘输入电路独立式键盘输入电路、矩阵式键盘输入电路和“虚拟式”键盘输入电路。所谓矩阵是键盘输入电路，就是将水平键盘扫描线和垂直输入译码线信号的不同组合编码转换成一个特定的输入信号值或输入信号编码，利用这种行列矩阵结构的键盘，只需N个行线和M个列线即可组成NXM按键，矩阵式键盘输入电路的优点是需要键数太多时，可以节省I/O口线；缺点是编程相对困难。本实验使用TD-EDA实验系统的键盘单元设计一个4x4的矩阵键盘的扫描译码电路。此设计包括键盘扫描模块和扫描码锁存模块，原理如图4-1-1。每按下键盘列阵的一个按键立即在七段数码管上显示相应的数据。4.1.1 实验步骤 1. 运行Quartus II 软件，分别建立新工程，选择File-New菜单，创建VHDL描述语言设计文件，分别编写JPSCAN.VHD、REG.VHD. 2.扫描码锁存模块REG的VHDL源程序如下；--输入锁存器VHDL源程序:REGVHDL LIBRARY IEEE;USB IEEE.STD-LOGIC-1164.ALL; ENTITY REG ISPORT ( RCLK : IN STD-LOGIC; --扫描时钟YXD : IN STD-LOGIC-VECTOR(3 DOWNTO 0); --Y 列消抖输入 DATA : IN STD-LOGIC-VECTOR(7 DOWNTO 0); --输入数据 LED : OUT STD-LOGIC-VECTOR(7 DOWNTO 0)); --锁存数据输出END ENTITY REG;ARCHITECTURE BEHV OF REG IS SIGNAL RST : STD-LOGIC; --锁存器复位清零 SIGNAL OLDDATA :STD-LOGIC-VECTOR(7 DOWNTO 0); --锁存器旧数据 SIGNAL NEWDATA :STD-LOGIC-VECTOR(7 DOWNTO 0); --锁存器新数据 BEGIN PROCESS(RCLK) BEGIN IF RCLK’EVENT AND RCLK=’1’THEN RST=YXD(3)AND YXD(2)AND YXD(1))AND YXD(0); --判断是否有按键 END IF; END PROCESS; PROCESS(RST) IS BEGIN IF(RST=‘1’)THEN --RST=1没有按键按下 NEWDATA=OLDDATA; ELSE OLDDATA=DATA; --RST=0有按键按下打入新据 END IF; LED=NEWDATA; END PORCESS; END ARCHIECTUBE BEHV;3. 键盘扫描模块JPSCAN的VHDL源程序如下； --键盘扫描电路的VHDL源程序；JPSCAN.VHDLIBRARY IEEE;USB IEEE-STD-LOGIC-1164-ALL;USB IEEE-STD-LOGIC-ARITH-ALL;USB IEEE-STD-LOGIC-UNSIGNED-ALL;ENTITY JPSCAN ISPORT(SCLK : IN STD-LOGIC --系统时钟：1KHZ YLINE : IN STD-LOGIC-VECTOR(4 DOWN 1);