SCH3-组合逻辑电路.ppt

第 3 章　组合逻辑电路 组合逻辑电路的概念 3.2.1编码器 1.二进制编码器 2.二－十进制编码器 3.优先编码器 1.译码的概述 二进制译码器 (2)二－十进制译码器 74LS42 3.数码显示译码器 3.2.3 数据选择器和数据分配器 1.数据选择器的基本概念 2.集成数据选择器 3.用数据选择器实现组合逻辑函数 3.2.5加法器 3.2.6数值比较器 3.3.1竞争冒险现象及其危害 3.3.2竞争冒险的产生原因及消除方法 主要要求： 理解数据选择器和数据分配器的作用。 理解常用数据选择器的逻辑功能及其使用。 掌握用数据选择器实现组合逻辑电路的方法。 D0 Y D1 D2 D3 4 选 1 数据选择器工作示意图 A1 A0 数据选择器: 根据地址码的要求，从多路输入信号中 选择其中一路输出的电路. 又称多路选择器(Multiplexer，简称MUX)或多路开关。 多路输入 一路输出 地址码输入 1 0 Y=D1 D1 　　常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。 　　数据选择器的输入信号个数 N 与地址码个数 n 的关系为 N = 2n 3.2.3数据选择器 （1）8 选 1 数据选择器 CT74LS151 CT74LS151 ST A2 A1 A0 D0 D7 D6 D5 D4 D3 D2 D1 ST Y Y CT74LS151的逻辑功能示意图 8 路数据输入端 地址信号输入端 互补输出端 使能端，低电平有效 实 物 图 片 CT74LS151 ST A2 A1 A0 D0 D7 D6 D5 D4 D3 D2 D1 ST Y Y CT74LS151逻辑功能示意图 ST = 1 时禁止数据选择器工作 　　ST = 0 时，数据选择器工作。选择哪一路信号输出由地址码决定。 8 选 1 数据选择器CT74LS151 真值表 D7 D7 1 1 1 0 D6 D6 0 1 1 0 D5 D5 1 0 1 0 D4 D4 0 0 1 0 D3 D3 1 1 0 0 D2 D2 0 1 0 0 D1 D1 1 0 0 0 D0 D0 0 0 0 0 1 0 × × × 1 Y Y A0 A1 A2 ST 输 出 输　　入 因为若A2A1A0=000，则 因为若A2A1A0=010，则 Y=D0 Y=D2 D7 D7 1 1 1 0 D6 D6 0 1 1 0 D5 D5 1 0 1 0 D4 D4 0 0 1 0 D3 D3 1 1 0 0 D2 D2 0 1 0 0 D1 D1 1 0 0 0 D0 D0 0 0 0 0 1 0 × × × 1 Y Y A0 A1 A2 ST 输 出 输　　入 CT74LS151 输出函数表达式 Y= m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7 　　由于数据选择器在输入数据全部为 1 时，输出为 地址输入变量全体最小项的和。 例如 4 选 1 数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 　　 当 D0 = D1 = D2 = D3 = 1 时，Y = m0 + m1+ m2 + m3 。 　　 当 D0 ~ D3 为 0、1 的不同组合时，Y 可输出不同的 最小项表达式。 而任何一个逻辑函数都可表示成最小项表达式， 　　当逻辑函数的变量个数和数据选择器的地址 输入变量个数相同时，可直接将逻辑函数输入变 量有序地接数据选择器的地址输入端。 因此用数据选择器可实现任何组合逻辑函数。 CT74LS151 有 A2、A1 、A0 三个地址输入端，正好用以输入三变量 A、B、C 。 例5 试用数据选择器实现函数 Y = AB + AC + BC 。 该题可用代数法或卡诺图法求解。 Y为三变量函数 ，故选用 8 选 1 数据选择器，现选用 CT74LS151。 代 数 法 求 解 解： (2)写出逻辑函数的最小项表达式 Y = AB + AC + BC = ABC + ABC + ABC + ABC (1)选择数据选择器 取 D0 = D1 = D2 = D4= 0 D3 = D5 = D6 = D7 = 1 (5)画连线图 CT74LS151 A2 A1 A0 D0 D7 D6 D5 D4 D3 D2 D1 ST Y Y Y′ A B C 1 即可得输出函数 D0 D2 D1 D4 D7 D6 D5 D3 1 1.数据分配器: 根据地址码的要求，将一