第三篇 存储系统1.pptVIP

第三章 存储系统 概述 随机读写存储器 只读存储器 高速存储器 CACHE存储器 虚拟存储器 概述——基本概念 基本概念 存储元件：用一个具有两种稳定状态，并且在一定条件下状态可相互转换的物理器件来表示二进制数码0和1，这种器件称为存储元件。 存储单元：由若干个存储元组成一个存储单元。 存储器：由若干个存储单元组成了存储器。 概 述——存储器分类 概述——存储系统的层次结构 存储系统的层次结构 存储器系统是计算机中用于存储程序和数据的部件，很重要。 对其要求是： 　　尽可能快的读写速度 　　尽可能大的存储容量 　　尽可能低的费用成本 怎样才能更好地实现这些要求呢？ 概述——存储系统的层次结构 解决方案—多级存储器体系结构 用生产成本与运行成本不同的存储容量不同，读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在速度、容量、成本方面的优势，从而达到最优性能价格比，满足使用要求。 概述——存储系统的层次结构 存取速度 容量成本 存储成本 CPU 10ns 512B 1800 (美分/KB) 缓存 20~40ns 128KB 72 主存 60~100ns 512MB 5.6 虚存 10~20ms 60~228GB 0.23 后援 2~20M 512GB~2TB 0.01 若能使CPU大半部分时间访问高速缓存，只在从缓存中读不到时才从主存中去读，当从主存中还读不到时才去成批量读虚存， 此时 CPU 转去完成一点其它处理而不是空闲等待，以提高运行效率。 概述——存储系统的层次结构 概述——基本术语 概述——主要技术指标 存储容量：在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。1KB=210B， 1MB=220B，1GB=230B，1TB=240B 存取时间（存储器的访问时间），是指从启动一次存储器操作达到完成该操作所经历的时间。 存储周期：是指连续启动两次读操作所需要间隔的最小时间。 存储器的带宽：是单位时间里存储器所存取的信息量。通常以位/秒或字节/秒来表示。 概述——主要技术指标 概述——主要技术指标 3.2 SRAM存储器 主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类： 静态读写存储器(SRAM)：存取速度快 动态读写存储器(DRAM)：存储容量不如DRAM大。 半导体存储器的优缺点： 优：半导体存储器的优点是存取速度快，存储体积小，可靠高，价格低廉； 缺：断电后存储器不能保存信息； 静态MOS存储元是由两个MOS反相器交叉耦合而成的触发器。一个存储元存一位二进制代码，如果一个存储单元为n位，则需由n个存储元才能组成一个存储单元 。 3.2 SRAM存储器 3.2 SRAM存储器 SRAM的组成 存储体：存储单元的集合。 地址译码器：地址译码器的输入信息来自CPU的地址寄存器。地址译码有两种方式：单译码方式和双译码方式。 驱动器：通常加在译码器的输出之后。 I/O电路：处在数据总线和被选用的单元之间，用以控制被选中的单元读出或写入。 片选与读/写控制电路：在地址选择时，首先要进行选片。 输出驱动电路： 3.2 SRAM存储器 一、基本的静态存储元阵列 1、存储位元 2、三组信号线 地址线 数据线 行线 列线 控制线 3.2 SRAM存储器 二、基本的SRAM逻辑结构 SRAM芯大多采用双译码方式，以便组织更大的存储容量。采用了二级译码：将地址分成x向、y向两部分如图所示。 3.2 SRAM存储器 存储体（256×128×8） 通常把各个字的同一个字的同一位集成在一个芯片（32K×1）中，32K位排成256×128的矩阵。8个片子就可以构成32KB。 地址译码器 采用双译码的方式（减少选择线的数目）。 A0~A7为行地址译码线 A8~A14为列地址译码线 3.2 SRAM存储器 读与写的互锁逻辑 控制信号中CS是片选信号，CS有效时（低电平），门G1、G2均被打开。OE为读出使能信号，OE有效时（低电平），门G2开启。当写命令WE=1时（高电平），门G1关闭，存储器进行读操作。写操作时，WE=0，门G1开启，门G2关闭。注意，门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。 3.2 SRAM存储器 三、存储器的读写周期 读周期 读出时间Taq 读周期时间Trc 写周期 写周期时间Twc 写时间twd 存取周期 读周期时间Trc=写时间twd