第5篇 存储器.pptVIP

例：下图是用4片16K×8位的存储器芯片（或是经过位扩充的芯片组）组成64K×8位存储器的连接线路。16K存储器芯片的地址为14位，而64K存储器的地址码应有16位。连接时，各芯片的14位地址线可直接接地址总线的A0～A13，而地址总线的A15，A14则接到2-4译码器的输入端，其输出端4根选择线分别接到4片芯片的片选CS端。 因此，在任一地址码时，仅有一片芯片处于被选中的工作状态，各芯片地址范围如下表所示。 二、存储器与CPU的连接 数据总线 控制总线 CPU 地址总线 存 储 器 CPU与存储器连接示意图 存储器与CPU连接时，原则上可将存储器的地址线、数据线与控制信号线分别接到CPU的地址总线、数据总线和控制总线上去。但在实用中，有些问题必须加以考虑。 (一) 存储器与CPU连接时应注意问题 1. CPU总线的负载能力。 (1) 直流负载能力 一个TTL电平 (2) 电容负载能力 100PF 由于存储器芯片是MOS器件，直流负载很小，它的输入电容为5－10PF。所以 a. 小系统中，CPU与存储器可直连， b. 大系统中因连接芯片较多，为防总线过载常加驱动器 在8086系统中,常用8226、8227总线收发器实现驱动。 2. CPU的时序和存储器芯片存取速度的配合 选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。 3. 存储器的地址分配和选片问题。 　　内存包括RAM和ROM两大部分，而RAM又分为系统区（即监控程序或操作系统占用的内存区域）和用户区，因而，要合理地分配内存地址空间。 　　此外，由于目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片选信号。 4. 各种信号线的配合与连接 由于CPU的各种信号要求与存储器的各种信号要求有所不同，往往要配合以必要的辅助电路。 数据线：数据传送一般是双向的。存储器芯片的数据线有输入输出共用的和输入输出分开的的两种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以直接与CPU数据总线连接。而输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线相连,如下图所示： 地址线：存储器的地址线一般可以直接接到CPU的地址总线。而大容量的动态RAM，为了减少引线的数目，往往采用分时输入的方式，这时，需在CPU与存储器芯片之间加上多路转换开关，用CAS与RAS分别将地址的高位与低位送入存储器。 控制线：CPU通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。 一般指存储器的WE、OE、CS等与CPU的RD、WR等相连，不同的存储器和CPU连接时其使用的控制信号也不完全相同。 (二) 片选信号的产生 单片的存储器芯片的容量是有限的，整机的存储器由若干芯片组成，应考虑到： 1. 地址的分配。 2. 存储器芯片的选择(片选) CPU对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。 存储器空间的划分和地址编码是靠地址线来实现的。对于多片存储器芯片构成的存储器其地址编码的原则是： 一般情况下，CPU能提供的地址线根数大于存储器芯片地址线根数，对于多片6264与8086相连的存储器，A0～A12作为片内选址，A13～A19作为选择不同的6264。 1. 低位片内选址 2. 高位选择芯片(片选) 全译码法中，对剩余的全部高位地址线进行译码称为全译码法。 a. 译码电路复杂。 b. 每组的地址区间是确定的、唯一的。 特点： 1.全译码法： 片选信号产生的方法 图为全译码的2个例子。前一例采用门电路译码，后例采用3~8译码器译码。3~8译码器有3个控制端：G1，G2A，G2B，只有当G1=1，G2A=0，G2B=0，同时满足时，译码输出才有效。究竟输出(Y0~Y7)中是哪个有效，则由选择输入C、B及A三端状态决定。CBA=000时，Y0有效，CBA=001时，Y1有效，依此类推。单片2764（8K×8位，EPROM）在高位地址A19~A13=0001110时被选中。 全译码法 G2A G1 G2B Y6 74LS138 A16 2. 线选法： CPU中用于“选片”的高位地址线(即存储器芯片未用完地址线)若一根连接一组芯片的片选端，该根线经反相后，连接另一组芯片的片选端，这样一条线可选中两组芯片，这种方法称之为线选法。 另一种常用的线选法是用高位地址的每一根线去分别控制各组芯片的片选端