电子科大 微机原理第五章.pptVIP

本章重点 掌握 存储器的分层体系结构及地址映射技术； 存储器的基本存取原理:编址技术及存放技术等； 主存储器扩展设计技术 理解 存储器件的分类 存储器芯片的主要性能指标 5.2 存储器的基本结构 1．存储体 2．寻址系统 3．存储器数据寄存器（MDR） 4．读写系统 5．控制线路 1．存储体 存储体是一个由存储单元按照一定规则排列起来的存储阵列 存储体是存储器的核心，是存储信息的实体 2．寻址系统 寻址系统就是读出和写入信息的地址选择机构，包括存储器地址寄存器（MAR）和地址译码器 地址译码器接收来自地址寄存器的n位地址，经译码后产生2n 个地址选择信号，并从2n个单元中选出一个单元 通常用X选择线（行线）和Y选择线（列线）的交叉来选择所需要的单元 存储器地址寄存器MAR具有地址缓冲功能，可使CPU和主存的速度都得到充分发挥和提高 MAR从功能上看属于主存， 在速度要求较高的计算机中，CPU与主存中都设有地址寄存器 3．存储器数据寄存器（MDR） 一般把存储器数据寄存器MDR作为存储器接收输入数据和发出输出数据用的数据缓冲器件 在数据传送中可以起到数据缓冲作用，使CPU与主存速度相匹配，从而使两者的速度都能得到发挥和提高 4．读写系统 包括写入信息和读出信息所需线路 写入信息所需线路包括写入线路、写驱动器等 读出信息所需线路包括读出线路、读驱动器和读出放大器等 5．控制线路 类型 主存时序线路、时钟脉冲线路、读逻辑控制线路、写或重写逻辑控制线路以及动态存储器的定时刷新线路等 作用 控制逻辑电路接收片选信号CS（Chip Select）及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入 由CPU发来的地址送到存储器地址寄存器中， 在读写控制线路的作用下，经过地址译码， 选中存储体中某一存储单元，对该存储单元进行读/写操作， 读出或写入的信息都暂存于存储器数据寄存器中 单译码与双译码比较 存储容量64Kbit，地址引脚数为16 单译码片内选择线数量=216=64K 双译码片内选择线数量=28+28=512 双译码可有效减少片内选择线数目和驱动器数目。 存取时间 即存储器访问时间（Memory Access Time），是指启动一次存储器操作到完成该操作所需的时间 读出时为取数时间，写入时为存数时间 取数时间就是指存储器从接受读命令到信息被读出并稳定在存储器数据寄存器中所需的时间 存数时间就是指存储器从接受写命令到把数据从存储器数据寄存器的输出端传送到存储单元所需的时间 存储周期 又称为访问周期，是指连续启动两次独立的存储器操作所需间隔的最小时间 是衡量主存储器工作性能的重要指标 存储周期通常略大于存取时间 存储器带宽 指单位时间里存储器所存取的信息量 是衡量数据传输速率的重要指标 通常以位/秒（bps，bit per second）或字节/秒（Byte/s）为单位 例如，总线宽度为32位，存储周期为250ns， 存储器带宽 = 32b/250ns = 128Mb/s = 128Mbps 存取时间、存储周期、存储器带宽都反映了主存的速度指标 寄存器组 特点：读写速度快但数量较少；其数量、长度以及使用方法会影响指令集的设计。 组成：一组彼此独立的Reg，或小规模半导体存储器。 RISC：设置较多Reg，并依靠编译器来使其使用最大化。 Cache 高速小容量(几十千到几兆字节)； 借助硬件管理对程序员透明； 命中率与失效率； 主（内）存 编址方式：字节编址 信息存放方式：大/小端系统、对齐方式 辅（外）存 信息以文件(file)的形式存放，按块为单位进行存取 虚拟存储技术 5.4 主存储器的扩展 CPU对存储器进行读/写操作， 首先由地址总线给出地址信号，然后发出读操作或写操作的控制信号，最后在数据总线上进行信息交流 因此，存储器同CPU连接时，要完成地址线、数据线和控制线的连接 存储器芯片容量有限，需要在字向和位向两方面进行扩充，才能满足实际存储器的容量要求 通常采用位扩展法、字扩展法、字位同时扩展法 内存储器系统的设计 内存储器系统的设计 存储器芯片与 CPU 的连接 内存储器系统的设计 RAM芯片与CPU芯片的连接 内存储器系统的设计 ROM芯片与CPU芯片的连接 内存储器系统的设计 内存储器系统的设计 存储器芯片片内地址线的特点 存储器芯片片选线的特点 内存储器系统的设计 存储器芯片片选控制方式 例5.5 内存储器系统的设计 全译码法的应用 内存储器系统的设计 全译码法的应用 内存储器系统的设计 全译码法的应用 内存储器系统的设计 全译码法的应用 内存储器系统的设计 全译码法的应用 线译码方式 需较多选择线，且同样存在地址重叠，且模块地址不连续。 A19 ~ A13 A12