chap6-输入输出系统.ppt

◆ 子系统方式：这是一种基于通用接口总线 的开放式平台，可用于各种主机平台和网 络系统。 2. 盘阵列技术研究的主要热点问题 ◆ 新型阵列体系结构； ◆ RAID结构与其所记录文件特性的关系； ◆ 在RAID冗余设计中，综合平衡性能、可靠 性和开销的问题； ◆ 超大型盘阵列在物理上如何构造和连结的问题。 6.4 廉价磁盘冗余阵列RAID 6.5 I/O设备与CPU和存储器的连接 1. 通过接口将许多子系统连接起来 2. 接口使用得最多的就是总线 3. 输入输出方式 ◆ 直接传送 ◆ 程序查询 ◆ 中断 ◆ DMA ◆ 通道 第六章 输入/输出系统 6.5.1 总线 优点：低成本、多样性 缺点：必须独占使用，造成了设备信息交换的瓶颈， 从而限制了系统中总的I/O吞吐量。 1. 总线的设计 6.5 I/O设备与CPU和存储器的连接 异步 同步 定时方式 不用 采用 分离事务 单个（无需仲裁） 多个（需要仲裁） 总线主设备 每次传送单字 块越大总线开销越小 传输块大小 越窄越便宜 （例如：8位） 越宽越快 （例如：64位） 数据总线 宽度 分时复用数据和 地址总线 独立的地址和 数据总线 总线宽度 低价格 高性能 选择 6.5 I/O设备与CPU和存储器的连接 (1) 分离事务总线 在有多个主设备时，总线通过数据打包 来提高总线带宽，而不必在整个传输过程中 都占有总线。 地址 地址 1 地址 2 地址 3 数据 数据 0 数据 1 等待 等待 1 完成 1 6.5 I/O设备与CPU和存储器的连接 (2) 同步总线 同步总线上所有设备通过统一的总线系统 时钟进行同步。 优点：成本低，因为它不需要设备之间互相确 定时序的逻辑。 缺点：总线操作必须以相同的速度运行。 (3) 异步总线 异步总线上的设备之间没有统一的系统时 钟，设备自己内部定时。 6.5 I/O设备与CPU和/存储器的连接 2. 总线标准和实例 几种常用并行I/O总线 无 无 ANSI X3.131 无 标准 同步 同步 异步 异步 同步方式 1066MB/s 533MB/s 320MB/s 200MB/s 峰值带宽 多个 多个 多个 一个 主设备数量 66 / 100 / 133 33 / 66 10（Fast） 20（Ultra） 40（Ultra2） 80（Ultra3） 160（Ultra4） 100 时钟频率 MHz 32 / 64bit 32 / 64bit 8 / 16bit 16bit 数据宽度 PCI-X PCI SCSI IDE / Ultra ATA 几种常用串行I/O总线 无 EIA, ITU-T V.21 无 无 标准 异步 异步 异步 异步 同步方式 1 0.192 0.014 0.4 ～ 3.4 峰值带宽（Mb/s） 多个 多个 多个 多个 总线主设备数量 异步 0.04或异步 异步 0.4 ～ 10 时钟频率（MHz） 3 9 / 25 1 2 信号线数量 1 2 1 1 数据宽度（bit） SPI RS-232 1-wire I2C 6.5 I/O设备与CPU和存储器的连接 几种CPU-存储器互连系统 无 无 无 标准 同步 同步 同步 同步方式 10667 14200 7680 总峰值带宽(MB/s) 1300 1700 960 每端口峰值带宽 (MB/s) 多个 多个 多个 总线的主设备数 83.3 111 120 时钟频率(MHz) 128 128 64 数据宽度(bit) SUN Gigaplane-XB IBM SP HP HyperPlane Crossbar 6.5 I/O设备与CPU和存储器的连接 6.5.2 设备的连接 1. 典型的总线连接 CPU Cache 主存 I/O 控制器 图形显示 I/O 控制器 I/O 控制器 总线适配器 网络 CPU －主存总线 I/O 总线 6.5 I/O设备与CPU和存储器的连接 2. CPU寻址I/O设备的方式 ◆ 存储器映射I/O或统一编址 ◆ I/O设备单独编址 无论选择哪一种编址方法，每个I/O设备 都提供状态寄存器和控制寄存器。 3. 设备的连接和工作方式 直接传送、程序查询、中断、DMA、I/O处理机 6.5 I/O设备与CPU和存储器的连接 4. 程序控制、中断和DMA方式管理外围设备会引 起两个问题： ◆ 所有外围设备的I/O工作全部都要由CPU来 承担，CPU的I/O