8,IC模拟版图设计.ppt

4. LVS文件 4.5 Logic operation: 定义了文件层次的 逻辑运算。 4. LVS文件 4.6 DefinedDevices: 右图定义器件端口及器件逻辑运算。 4. LVS文件 4.7 Check tolerance: 右图定义检查器件属性的误差率，一般调为1%。 4. LVS文件 4.8 LVS电路与版图对比 电路图 版图 4. LVS文件 4.9 LVS网表对比 电路网表 版图网表 电路网表与版图网表完全一致的结果显示（ Calibre工具） 版图网表转换为版图 Back 第四部分：版图的艺术 模拟电路和数字电路的首要目标 模拟电路关注的是功能 1) 电路性能、匹配、速度等 2) 没有EDA软件能全自动实现，所以需要手工处理 数字电路关注的是面积 1) 什么都是最小化 2) Astro、appollo等自动布局布线工具 2.首先考虑的三个问题 3. 匹配 3.1 中心思想： 1）使所有的东西尽量理想，使要匹配的器件被相同的 因 素以相同的方式影响。 2）把器件围绕一个公共点中心放置为共心布置。甚至把器件在一条直线上对称放置也可以看作是共心技术。 2.1）共心技术对减少在集成电路中存在的热或工艺的线性梯 度影响非常有效。 3. 匹配 3.2 匹配问题 3.2.1 差分对、电流镜…… 3.2.2 误差 3.2.3 工艺导致不匹配 1）不统一的扩散 2）不统一的注入 3）CMP后的不完美平面 3.2.4 片上变化导致不匹配 1）温度梯度 2）电压变化 3. 匹配 3.3 如何匹配 1）需要匹配的器件尽量彼此挨近 芯片不同 的地方工作环境不同，如温度 2）需要匹配的器件方向应相同 工艺刻蚀各向异性 如对MOS器件的影响 3）选择单位器件做匹配 如电阻电容，选一个中间值作为单位电阻（电容），串并得到其它电阻（电容） 单位电阻电容彼此靠近方向相同放置，相对匹配精度较好 4）叉指型结构匹配 5）虚拟器件 使器件的中间部位与边缘部位所处环境相同 刻蚀时不会使器件自身不同部位不匹配 6）保证对称性 6.1 轴对称的布局 6.2 四角交叉布局 6.2.1 缓解热梯度效应和工艺梯度效应的影响 6.2.2 连线时也要注意对称性 同一层金属 同样多的瞳孔 同样长的金属线 6.3 器件之间、模块之间，尽量让所有东西布局对称 7）信号线匹配 7.1 差分信号线，彼此靠近，相同长度 7.2 寄生效应相同，延迟时间常数相同，信号上升下降时间相同 8）器件尺寸的选择 8.1 相同的宽度 8.2 尺寸大些 8.2.1 工艺刻蚀偏差所占的比例小些 DUMMY管使边界条件与内部相同 DUMMY管短路减小寄生贡献 3. 匹配 3.4 MOS管 3. 匹配 3.4 MOS管 1） 轴对称匹配 3. 匹配 3.4 MOS管 2）匹配金属连线 拆为相同数目的finger 排列成：AABBAABB或者ABBAABBA 3. 匹配 3.4 MOS管 3）MOS管的匹配 3. 匹配 3.4 MOS管 4）中心对称 3. 匹配 3.4 MOS管 5）有相同节点时 3. 匹配 3.4 MOS管 6）差分的匹配 6.1）一种需要高度匹配的电路技术就是所谓的差分 逻辑。 6.2）在coms逻辑中，每个信号只有一条导线来传送低或高电平，由此来决定逻辑状态。 6.3）在差分逻辑中每个信号有两条导线，确定在两条导线上两个信号之间的差就告诉了你逻辑状态。 特别注意匹配问题 3. 版图编辑器 7) virtuoso编辑器 --显示窗口 3. 版图编辑器 8) virtuoso编辑器 --版图显示 3. 版图编辑器 9) virtuoso编辑器--数据流格式版图输出 4. 电路图编辑器 1) virtuoso编辑器--电路图显示 4. 电路图编辑器 2) virtuoso编辑器 --电路器件及属性 4. 电路图编辑器 3) virtuoso编辑器-- 电路添加线名、端口及移动窗口 4