半导体集成电路设计复习大纲.docVIP

复习大纲 1-4章： 双极集成电路工艺的隔离方法； 隐埋层杂质的选择原则； 外延层厚度包括哪几个部分，公式里的四项分别指什么？ 双极集成电路工艺中的七次光刻和四次扩散分别指什么？ 双极集成电路工艺中的双极晶体管的四层三结结构 集成和分立的双极型晶体管结构上有何区别？ 基区扩散电阻的修正方式； 扩散电阻最小条宽的确定原则；基区扩散电阻最小宽度受限的因素及其最小宽度？ Al的方块电阻是0.05Ω/□，多晶硅的方块电阻是30Ω/□。线宽是8μm，长度是10μm，试计算上述两种材料构成的电阻阻值NPN晶体管中的寄生电容→五管单元→六管单元是演变的？ 六管单元TTL与非门电路与五管单元相比，有哪些优点？若将它改造成STTL电路，哪些晶体管要加肖特基势垒二极管？ 7-10章、12、13、17章： CMOS静态反相器的主要类型？ CMOS反相器设计采用两种准则：对称波形设计准则；准对称波形准则。 自举反相器电路，自举反相器的工作原理 饱和E/E自举反相器的输出高电平比电源电压低一个开启电压；耗尽负载反相器，负载管为耗尽型MOSFET，其栅源短接。 有比反相器和无比反相器 在CMOS电路中，负载电容CL的充电和放电时间限制了门的开关速度。分析CMOS反相器中负载电容CL 什么是导电因子，其值是多少？ CMOS反相器三个工作区之间的关系 CMOS反相器的上升和下降时间，如何使其基本相等？ CMOS反相器功耗的组成？ CMOS反相器的动态功耗为：输出端负载电容充放电功耗；消耗的平均功率跟电路中的电容充放电所需能量成正比，和开关频率成正比，和电源电压的平方成正比 噪声容限是指与输入输出特性密切相关的参数.通常用低噪声容限和高噪声容限来确定 器件尺寸可以减小寄生电容和沟道长度，从而改善电路的性能和集成度。MOS器件尺寸缩小后，会引入一系列的端沟道和窄沟道效应。MOS器件“按比例缩小”的理论是建立在器件中的电场迁都和形状在器件尺寸缩小后保持不变的基础之上，称为恒定电厂理论，简称CE理论。 考虑一个电阻负载反相器电路：VDD=5V，KN=20uA/V2 ，VT0=0.8V，RL=200KΩ，W/L=2。计算VTC曲线上的临界电压值（VOL、VOH、VIL、VIH）及电路的噪声容限，并评价该直流反相器的设计质量。 解：K’N=KN(W/L)=40uA/V2 ∴K’NRL=8V-1 VinVT0时，驱动管截止，Vout= VOH= VDD=5V VOL=VDD-VT0+1/KNRL-=0.147V VIL= VT0+1/KNRL=0.925V VIH=VT0+-1/KNRL=1.97V ∴VNML=VIL-VOL=0.78V VNMH=VOH-VIH=3.03V VNML过小，会导致识别输入信号时发生错误。为得到较好的抗噪声性能，较低的信号噪声容限应至少为VDD的1/4，即VDD=5V时取1.25V。 NMOS或非门、与非门电路结构 VDD=5V，KN=30uA/V2 ，VT0=1V，设计一个VOL=0.2V的电阻负载反相器电路，并确定满足VOL条件时的负载电阻RL的阻值。W/L=2 设计一个VOL=0.6V的电阻负载反相器，增强型驱动晶体管VT0=1V， VDD=5V1）求VIL和VIH 2）求噪声容限VNML和VNMH的CMOS组合逻辑门电路。 第160页表8.1 动态门电路解决电荷再分配的方法 动态CMOS逻辑与钟控CMOS逻辑的异同、优缺点？ 都有求值阶段电荷再分配问题①增加了T3射随器缓冲，改善了IB引入的电流传输差；②利用R1=R2的负反馈，减小ΔVBE引入的电流差；③为抵消IB3的影响，在T2的集电极增加射极跟随器T4，利用T4的,抵消IB3，进一步提高了Ir和Io的对称性 电流镜镜像电流的计算 采用有源负载的放大器的优点？ ⑴有源负载的交流阻抗rAC很大，所以使每级放大器的电压增益AV提高。因而可以减少放大器的级数。简化频率补偿；⑵有源负载的直流电阻RDC很小，所以为获得高的电压增益AV不需要很高的电源电压，因而有源负载放大器可以在低压、小电流下工作；⑶运放采用有源负载差分输入级，可不需要额外原件，即可实现“单端化” 集成运放有四部分组成：差分输入级、中间增益级、推挽输出级和各级的偏置电路 模拟集成电路对输出级的要求主要是：①输出电压或输出电流幅度大，能向负载输出规定数量的功率，而且静态功耗小；②输入阻抗高、输出阻抗低，在前级放大器和外接负载间进行隔离；③能满足频率响应的要求；④具有过载和短路保护 集成运放的版图设计过程与数字集成电路一样，也分为几个步骤：1划分隔离区；2元器件图形和尺寸设计（晶体管的图形尺寸；电阻的设计；电容的设计）；3布局和布线（力求原件排列紧凑减小寄生效应影响；对要求对称的元件尽量对