实验五计数器及应用161及191.docVIP

实验五 计数器及其应用 一、实验目的 1、熟悉中规模集成计数器的逻辑功能及使用方法 2、掌握用74LS161/191构成几种进制计数器的方法 3、熟悉中规模集成计数器各输出波形及应用 二、实验原理 计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS161, 74LS191的功能及应用。 2、中规模集成计数器 74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图所示： 管脚符号说明：电源正端Vcc，接+5V ；异步置零（复位）端Rd；时钟脉冲CP；预置数控制端 A、B、C、D；数据输出端 QA、QB、QC、QD；进位输出端 RCO：使能 ； 图3.8.2 74LS161 管脚图 该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表所示： 表74LS161 逻辑功能表 3、计数器的级联使用 若所要求的进制已超过16，则可通过几个74LS161 进行级联来实现，在满足计数条件的情况下有如下方法： 1） 同步联接法： CP 是共同的，只是把第一级的进位输出RCO 接到下一级的ET 端即可，平时RCO=0 则计数器2 不能工作，当第一级计满时，RCO=1，最后一个CP 使计数器1 清零，同时计数器2 计一个数，这种接法速度不快，不论多少级相联，CP 的脉宽只要大于每一级计数器延迟时间即可。其框图如图： 2) 异步联接法： 把第一级的进位输出端RCO 接到下一级的CP 端，平时RCO=0 则计数器2 因没有计数脉冲而不能工作，当第一级计满时，RCO=1，计数器2 产生第一个脉冲，开始计第1 个数，这种接法速度慢，若多级相联，其总的计数时间为各个计数器延迟时间之和。其框图如图所示 4、实现任意进制计数器 由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。 (1) 用复位法获得任意进制计数器 假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。 (2) 利用预置功能获M进制计数器 置位法与置零法不同，它是通过给计数器重复置入某个数值的的跳越N-M个状态，从而获得M进制计数器的，如图所法。置数操作可以在电路的任何一个状态下进行。这种方法适用于有预置功能的计数器电路。图上述二种方法的原理示意图 (a) (b) 例如：利用两片十进制计数器74LS161接成35进制计数器？ 本例可以采用整体置零方式进行。首先将两片74LS161以同步级联的方式接成16×16=256进制的计数器。当计数器从全0状态开始计数时，计入了35个脉冲时，经门电路译码产生一个低电平信号立刻将两片74LS161同时置零，于是便得到了35进制计数器。电路连接图如图所示 二片74LS161构成35进制计数器电路连接图 4位二进制可逆（加减）计数器74LS191 74LS191是集成4位同步二进制加减计数器，可以执行十六进制加/减法计数及异步置数功能。 管脚说明： 当=0、、M=0时,电路进行加法计算。当=0、、M=1时,电路进行减法计算。 当=1、时,电路保持原状态。当时,电路具有予置数功能。 加计数器设计时，使用与非门，取‘1’反馈 减计数器设计时，使用或门，取‘0’反馈 三、实验内容与步骤 1、测试74LS161的逻辑功能。 1） 分别画出置零法、置数法的电路连接图，用点脉冲CP，观察计数状态，画出状态转换图 2）在CP端加入连续脉冲信号，用示波器观察输出波形，并将QA、QB、QC、QD的波形图绘在下图中 Qa Qb Qc Qd 3）、在熟悉74LS161逻辑功能的基础上，利用74LS161采用置零法、置数法两种方法设计12进制计数器 。 4）、利用两片74LS161设计72进制计数器。（选作） 2、测试74LS191的逻辑功能 1）测试74LS191的逻辑功能，表格自拟。 2）用74LS191及74 LS0