第3章_8086_微处理器及其系统知识.pptVIP

EU与BIU 当EU从指令队列中取走指令，指令队列出现空字节时，BIU就自动执行一次取指令周期，从内存中取出后续的指令代码放入队列中； 当EU需要数据时，BIU根据EU给出的地址，从指定的内存单元或外设中取出数据供EU使用； 在运算结束时，BIU将运算结果送入指定的内存单元或外设； 如果指令队列为空，EU就等待； 若BIU正在取指令，EU发出访问总线的请求，则必须等BIU取指令完毕后，该请求才能得到相应； 一般情况下，程序顺序执行，当遇到跳转指令时，BIU就使指令队列复位，从新地址取出指令，并立即传给EU执行。 8086 最小模式下的总线读操作时序图 8086 最小模式下的总线写操作时序图 (memory read command) ：对存储器读 (I/O read command) ：对I/O读 (memory write command) ：对存储器写 (I/O write command) ：对I/O写 (interrupt acknowledge) ：中断响应信号 (advanced memory write command) ：超前写存储器命令 (advanced I/O write command) ：超前写I/O命令 最大工作方式（八） 3.1 8086/8088微处理器 3.1.4 8086/8088 的引脚信号和功能 GND AD14 AD13 AD12 AD11 1 2 3 4 5 40 39 38 37 36 Vcc(+5V) AD15 A16/S3 A17/S4 A18/S5 GND A14 A13 A12 A11 1 2 3 4 5 40 39 38 37 36 Vcc(+5V) A15 A16/S3 A17/S4 A18/S5 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 8 0 8 6 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 A19/S6 BHE S7 MN MX RD HOLD( RQ GT 0 ) HLDA( RQ GT 1 ) WR(LOCK ) M ( IO S 2 ) DT R (S 2 ) DEN (S 0 ) ALE (QS 0 ) INTA(QS1 ) TEST READY RESET A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 8 0 8 8 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 A19/S6 SS0 ( HIGH ) MN MX RD HOLD( RQ GT 0 ) HLDA( RQ GT 1 ) WR( LOCK ) M ( IO S 2 ) DT R (S 2 ) DEN (S 0 ) ALE (QS 0 ) INTA(QS1 ) TEST READY RESET 34 数据/地址、状态/地址复用线的特点 减少了 8086 CPU的引脚线 需解决 数据/地址线的分离 功能各异：不同控制线具有不同的作用 方向确定：仅为单向输入或输出 电平触发：不同控制线有不同的电平触发方式 VCC — +5V GND — 地 控制线的特点 电源线 8086 引脚信号与功能（二） 分时复用地址/数据总线：AD15~AD0（引脚39,2-16，16根） 传送地址时：单向，三态输出 传送数据时：双向，三态输入输出 T1状态：输出要寻址的存储器或I/O端口地址； T2状态：浮置成高阻状态，为传输数据作准备； T3状态：用于传输数据； T4状态：结束总线周期。 通过分时复用利用40条引脚实现20位地址、16位数据及众多控制信号和状态信号的传输。 当CPU响应中