《模拟与数字电子技术基础》第11章小结.pptVIP

第11章 小 结 1．触发器具有存储、记忆功能，是最常用的时序数字电路部件。触发器可分为基本RS触发器和时钟触发器。时钟触发器由基本RS触发器和防止空翻的导引逻辑门电路构成。时钟触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T触发器和T?触发器五种。其中最常用的产品是JK触发器和D触发器。 2．基本RS触发器(闩锁触发器)由二个与非门或者二个或非门按正反馈首尾相连闭合而成。基本RS触发器具有二个稳态、触发翻转的特性，因此可以存储一个二进制码。基本RS触发器是时钟触发器的重要组成部分。 3．可以用真值表、激励表、状态转换图、特性方程式和波形图来描述触发器的逻辑功能，触发器的逻辑功能主要由它的真值表来确定。对于同步时钟触发器，它有一部分逻辑功能是由时钟控制的，是同步的；而直接置“0”和直接置“1”不受时钟控制，是异步的。在分析由触发器构成的电路时，如果异步的功能起作用，优先执行异步的功能，只有在异步的功能不起作用时，才能在时钟的作用下，按照真值表的规定执行同步的逻辑功能。 4．触发器的逻辑符号，要注意受时钟控制的同步功能和不受时钟控制的异步功能；要注意时钟的动作沿是上升沿有效，还是下降沿有效。以及极性指示符的含义。 5．单稳态触发器具有一个稳态和一个暂稳态，在触发信号的触发下，进入暂稳态。暂稳态的时间，一般由外电路的定时电阻和定时电容决定。 6．555定时器是一种通用型廉价的模拟、数字混合集成电路，它可以构成单稳态触发器、多谐振荡器、施密特触发器和其它多种应用电路。 7．555定时器的功能可以归纳成四条，555定时器有两个阈值，分别是VCC/3和2VCC/3；输出端3脚和放电端7脚(需有上拉电阻)电平高低的状态一致；输出端状态的改变有滞回现象，回差电压为VCC/3；如果将触发输入视为逻辑电平，则输出端的状态与触发输入反相。掌握这四条有利于分析555定时器构成的触发电路。