《dsp原理及应用》第3章中断系统与应用0320.pptxVIP

3.1 PIE中断控制概述 3.2 中断向量表映射 3.3 PIE中断向量表 3.4 寄存器 3.5 中断应用举例;28x器件有许多外设，每个外设都可以产生一个或多个中断请求，从而去响应多个外设级上的事件。 在CPU级上，CPU没有足够的能力去处理所有外设的中断请求； 需要一个集中的外设中断扩展模块（PIE） Peripheral Interrupt Expansion （PIE）Block; ;外设中断扩展模块把许多中断源多路复用成一个较小的中断输入集。 PIE模块支持96个不同的中断，这些中断分成12个组，每个组有8个中断; 每个组都被反馈到CPU内核的12条中断线 （ INT1～INT12 ）的其中一条上。;3.1 PIE中断控制概述;PIE中断控制框图;1．外设级 一个中断产生事件出现在某个外设中和该事件相关的中断标志位，会在这个相应的外设寄存器中被置为1。 如果使能该中断，且中断标志仍然置位，那么就会向PIE发出一个中断请求。;2. PIE级 PIE模块将8个外设或外部中断分为1组，每组复用1个CPU中断。这些中断被分为12个组： PIE组1 ～ PIE组12，每个组中的中断被多路汇集进入1个CPU中断。 例如，PIE组1被多路汇集进入CPU中断INT 1，而PIE组12被多路汇集进入CPU中断INT12。;对于多路复用的中断源，PIE块中的每个中断组都有一个相关标志位PIEIFRx.y和使能位PIEIERx.y。 每个中断组（INT1～INT12）都有一个应答位PIEACKx。;3. CPU级 一旦某个中断请求被送往CPU，CPU级中与INTx相关的中断标志（IFR）位就被置位; 标志位被锁存在IFR后，CPU不会马上去执行相应的中断，而是等待CPU使能IER寄存器，并对全局中断屏蔽位INTM进行使能。;PIEIFRx.y;在C28x系列DSP中，中断向量表可以映射到5个不同区间； M1 SARAM, M0 SARAM, BROM, XINTF Zone 7，PIE中断向量表。 在F2812中，只有PIE中断向量表可以使用。 使能PIE中断向量表，令ENPIE=1；即寄存器PIECTRL的D0为1。 复位时， ENPIE=0，PIE被禁止。 PIE中断向量表用来存储系统的各个中断服务程序ISR的入口地址。 ;3.2 中断向量表的映射; PIE中断向量表映射地址;;中断源;从外设到CPU的多通道中断请求流程 ;3.4 PIE中断向量表; 3.4 PIE中断向量表;;;;;;;F2812 PIE 外设中断;;;;PIE控制寄存器PIECTRL;D11~D0 ，PIEACK，写入1到对应的中断位可以清除该位，清除后当该组的中断申请到来时，允许PIE向CPU申请中断。;PIE中断标志寄存器PIEIFRx, x=1~12;D7~D0 ，INTx.8~ INTx.1 ， 表示中断使能。; D15: RTOSINT ，实时操作系统中断标志位。 D14: DLOGINT flag, 数据记录中断标志位。 D14=1 有中断申请。向该位写0，可清除中断请求。 D13～D0: 为INT14～INT1中断申请标志。;CPU中断使能寄存器IER ( Interrupt Enable Register) ;总结 PIE 寄存器;外部中断1控制寄存器XINT1CR 外部中断2控制寄存器XINT2CR 外部不可屏蔽中断控制寄存器 XNMICR 外部中断1计数寄存器XINT1CTR 外部中断2计数寄存器XINT2CTR;中断源;3.7 外部中断控制寄存器;3.7 外部中断控制寄存器; Polarity：0－－下降沿产生中断；1－－上升沿产生中断 Select： 0－－Timer1连接到至INT13; 1－－XNMI_XINT13连接到INT13； Enable：0－－屏蔽XNMI中断；即选择XINT13 1－－使能XNMI中断 ，即选择XNMI;外部中断1计数寄存器XINT1CTR;外部中断1计数寄存器XINT1CTR;外部中断2计数寄存器XINT2CTR;3.8 中断应用举例;中断矢量表;中断控制寄存器初始化;main()函数;定时器中断服务程序;初始化PIE中断向量表;外设中断的使能，需要将与该中断相关的外设寄存中的中断使能位置1； ;以XINT2 外部中断2为例;CPU级;以XINT2 外部中断2为例;#include DSP281x_Device.h // DSP281x Headerfile Inclu