数字逻辑（邓建）03-01-03.pptVIP

* 课后作业 3.11 可以只画逻辑电路图 3.12 可以只画逻辑电路图 3.13 3.15 或门的输入数为2 3.59 * * * * * * * * * * If A and B are 0, at least both nMOS transistors are OFF, breaking path from Y to GND. Both pMOS transistors ON, creating path from Y to VDD. So output Y is 1. * 4、CMOS与非门 A B (A B) A B F 2 parallel pMOS transistors between Y and VDD 2 series nMOS transistors between Y and VSS Parallel pMOS Series nMOS pB pA nA nB VDD VSS “Pull Up” pMOS gates used when output needs to be HIGH for LOW input(s) “Pull Down” nMOS gates used when output should be LOW for HIGH input(s) * 4、CMOS与非门 工作原理： 1、A、B至少有一个为低 T1、T3至少有一个截止， T2、T4至少有一个导通；F为高（ ? VDD） 2、A、B都为高 T1、T3都导通， T2，T4都截止， F为低（ ? 0V） VDD = +5.0V F A B T1 T2 T4 T3 F = ( A·B ) ’ A B F * CMOS Logic Gate: NAND VDD A F GND A B B F Electrical Circuit Symbol Truth Table A B F 0 0 1 0 1 1 1 0 1 1 1 0 * 3-input NAND 原理图 A B F C GND (VSS) VCC (VDD) * 4、CMOS或非门 VDD VSS A B F Parallel nMOS Series pMOS pA pB nA nB * 4、CMOS或非门 工作原理： 1、A、B都为低 T1、T3都截止， T2，T4都导通， F为高（? VDD） 2、A、B至少有一个为高 T1、T3至少有一个导通， T2、T4至少有一个截止； F为低（? 0V） VDD = +5.0V F A B T1 T2 T4 T3 F = ( A+B ) ’ A B F * CMOS Logic Gate: NOR VDD A F GND A B B F Electrical Circuit Symbol Truth Table A B F 0 0 1 0 1 0 1 0 0 1 1 0 * 4-input NOR Gate 原理图 A B C D F GND (VSS) VCC (VDD) * CMOS NAND and NOR Gates 3.3 CMOS Logic VDD = +5.0V F A B VDD = +5.0V F A B 小结： 每个输入控制一对互补的晶体管. 输出反相（取非）. * CMOS Logic Gate: AND Truth Table A B F 0 0 0 0 1 0 1 0 0 1 1 1 A B F Symbol A B F F ≡ * AND Gate A B F F A B and * CMOS Logic Gate: AND NAND Inverter VSS A B pA pB nA nB VDD F pC nC 原理图 * CMOS Logic Gate: OR Truth Table A B F 0 0 0 0 1 1 1 0 1 1 1 1 F Symbol F F ≡ A B A B * CMOS Logic Gate: OR 原理图 Inverter NOR A B pA pB nA nB VSS VDD F pC nC * Example A C C A B F B 分析上述电路的逻辑功能 _____ F=AB+C * 5、扇入（fan－in） 门电路所具有的输入端的数目 导通电阻的可加性限制了CMOS门的扇入数 可用较少输入门级联得到较多的输入 8输入与非门的一种实现 Typically, NOR gates: ≤4 NAND gates: ≤6 * 与非门、或非门的tpd 产品型号（TI公司） 最少 最多 SN74L