数字逻辑（邓建）03-04-05.pptVIP

* 题3.25 表3-3 74HC00 符号 值 IOHmax -4mA IOLmax 4mA 表3-10 74ALS00 符号 值 IIHmax 20μA IILmax -0.2mA 高电平时：fanout_H = 4mA / 20 μ A = 4000 μ A /20 μ A = 200 低电平时：fanout_L = 4mA / 0.2mA = 20 所以整体扇出 fanout = min ( fanout_H , fanout_L ) = 20 第77页第2段 * “所以，驱动TTL的HC系列的输出扇出数是4000” 原文为 “Therefore , the fanout of an HC-series output driving HC-series inputs at TTL levels is 4000” * 不用的CMOS输入端 不用的CMOS输入端绝不能悬空 X Z RU 通常1-10 k ? +5V X Z 增加了驱动信号的电容负载，使操作变慢 X Z RD 通常1-10 k ? * * * 3.4 CMOS电路的电气特性 逻辑电压电平 直流噪声容限 扇出 速度 功耗 噪声 静电放电 漏极开路输出、三态输出 物理上的 而不是逻辑上的 * 3.5 CMOS稳态电气特性 逻辑电平和噪声容限 VDD = +5.0V VOUT VIN Tp Tn VOUT VIN 5.0 5.0 电压传输特性 * data sheet（数据表） * 逻辑电平规格(典型值) VOHmin：Vcc - 0.1 VIHmin ：Vcc*0.7 VILmax ：Vcc*0.3 VOLmax ：0.1 上述值与表3-3可以一一对应，注意Vcc取4.5V 输出电流分别为IOH=-20 μ A , IOL=20 μ A 直流噪声容限（DC noise margin） 多大的噪声会使最坏输出电压被破坏得不可识别 高态 不正常状态 低态 VCC 0.7VCC 0.3VCC 0 VOLmax VILmax VIHmin VOHmin * Anything that degrades the signal E.g., resistance, power supply noise, coupling to neighboring wires, etc. Example: a gate (driver) outputs 5 V but, because of resistance in a long wire, receiver gets 4.5 V What is Noise? Driver Receiver Noise 5 V 4.5 V * Noise Margins How much noise can a gate input see before it does not recognize the input? Indeterminate Region NM L NM H Input Output V OH V DD V OL GND V IH V IL Logical High Input Range Logical Low Input Range Logical High Output Range Logical Low Output Range * 课堂练习 题3.20 表3-3 1.轻负载时 NMH=4.4-3.15 =1.25 NML=1.35-0.1 =1.25 2.重负载时NMH=3.84-3.15 =0.69 NML=1.35-0.33 =1.02 * 题3.21中的图X3-21 某个反相器在最坏情况下的传输特性如图，它可用的高态直流噪声容限是多少?可用的低态直流噪声容限又是多少?（假设低态和高态的阈值为1 .5 V和3.5 V） * 题3.21 解答（Wakerly的答案）：High-state noise margin looks like about 1.2V= (4.7V - 3.5V). Low-state margin is about 1.0V= (1.5V - 0.5V). VIL=1.5 , VIH=3.5 VOH=4.75 , VOL=0.25 NMH= 4.75-3.5 = 1.25 (V) NML= 1.5 - 0.25 = 1.25 (V) * 课堂练习 题3.207(3e 3.19) How much high-state DC noise margin is available in a CMOS inverter whose transfer characteristic under wor