数据综合仪码型发生模块设计 .pdfVIP

学兔兔 第34 卷 第 12 期增刊 仪 器 仪 表 学 报 Vol.34 No.12 2013 年 12 月 Chinese Journal of Scientific Instrument Dec. 2013 数 据 综 合 仪 码 型 发 生 模 块 设 计 韩熙利 杨万渝 （电子科技大学自动化工程学院 成都611731） 摘 要：本文给出了一种兼具逻辑分析仪和码型发生器功能的综合型数据域仪器的实现方案，重点阐述了码型发生器模块的 设计。该码型发生器通过 FPGA 实现 PCI 接口功能，具有 250M 的数据发生率和 64 位输出通道，板载动态存储器实现每通 道 64M 位的存储深度。可提供多种常见通信编码输出，也可通过列表和波形方式预先编辑码型数据块。配合不同的驱动器 可提供 TTL、LVTTL 、CMOS、LVDS 、PECL 、LVPECL 、ECL 等多种电平输出。 关键词：数据域仪器；码型发生器；PCI 接口；动态存储器；编码 The design of pattern generator module in a data synthesized analyzer Han Xili Yang Wanyu （college of Automation Engineering ，University of Electronic Science Technology ofChina ，Chengdu 611731，China ） Abstract ：This paper presents a project of data synthesized analyzer which integrated by a logic analyzer and a pattern generator, and described the design of pattern generator in detail which connected to PCI via interface circuit designed in FPGA. The pattern generator ’s Clock output rate is 300 MHz maximum, and it has 64 output channels which every one has 64M depths realized by dynamic storage onboard. Many types of code message are provided as well as users can conveniently enter data blocks in list editor or waveform editor. Equipped with various drivers users can get TTL、LVTTL、CMOS、LVDS 、PECL 、LVPECL、ECL outputs. Keywords: data domain instrument ；pattern generator ；PCI interface ；dynamic storage ；coding 1 引 言 离的两台独立仪器来实现上述两种仪器，使用不 够方便。 随着电子技术和计算机技术的飞速发展，数字 本文中设计的数据发生模块和另外的逻辑分