数字电路中卡诺图.docVIP

数字电路中的卡诺图 ――――――――――朱必成 5030209121 F0302004 卡诺图是一幅或多幅方格子图形。二至四变量卡诺图各占一幅图，五变量两幅，六变量四幅构成。它贯穿了数字电路的各个层面，是十分重要且有用的基础知识。经过课上学习与课外资料的查询，对其有了一定了解与认识。 1??化简的依据??? 卡诺图具有循环邻接的特性，若图中两个相邻的方格均为1，则用两个相邻最小项的和表示可以消去一个变量，如4变量卡诺图中的方格5和方格7，它们的逻辑加是?????? ????消取了变量C，即消去了相邻方格中不相同的那个因子。若卡诺图中4个相邻的方格为1，则这4个相邻的最小项的和将消去两个变量，如4变量卡诺图中方格2、3、7、6，它们的逻辑加是 消去了变量B和D,即消去相邻4个方格中不相同的那两个因子，这样反复应用A＋＝1的关系，就可使逻辑表达式得到简化。这就是利用卡诺图法化简逻辑函数的基本原理。??用卡诺图化简逻辑函数的步骤????1.将逻辑函数写成最小项表达式。????2.按最小项表达式填卡诺图，凡式中包含了的最小项，其对应方格填1，其余方格填0。????3.合并最小项，即将相邻的1方格圈成一组（包围圈，每一组含2n个方格），对应每个包围圈写成一个乘积项。????4.将所有包围圈所对应的乘积项相加。????有时也可以由真值表直接填卡诺图，1、2两步可以合成一步。画包围圈时应遵循的原则????1.包围圈内的方格数必定是2n个，n等于0、1、2、3、… ????2.相邻方格包括上下底相邻，左右边相邻和四角相邻。????3.同一方格可以被不同的包围圈重复包围，但新增包围圈中一定要有新的1方格，否则该包围圈为多余。????4.包围圈内的1方格数要尽可能多，即包围圈应尽可能大。 （2）??任意项的处理??? 实际中经常会遇到这样的问题，在真值表内对于变量的某些取值组合，函数的值可以是任意的，或者这些变量的取值根本不会出现，这些变量取值所对应的最小项称为无关项或任意项。 ????既然任意项的值可以是任意的，或着我们根本不关心，所以在化简逻辑函数时，它的值可以取0或取1，具体取什么值，可以根据使函数尽量得到简化而定。例 设计一个逻辑电路，能够判断1位十进制数是奇数还是偶数，当十进制数为奇数时，电路输出为1，当十进制数为偶数时，电路输出为0。????解：第一步，列写真值表。用8421BCD码表示十进制数，4位码即为输入变量，当对应的十进制数为奇数时，函数值为1，反之为0，得到表3.5.4所示的真值表。 ????因为8421BCD码只有10个，所以表3.7.2中4位的进制码的后6种组合不可能输入，它们都是无关项，它们对应的函数值可以任意假设，为0为1都可以，通常以×表示。????第二步，将真值表的内容填入4变量卡诺图，如图3.7.3所示。 图3.7.3? 例3.7.3的卡诺图 第三步，画包围圈，此时应利用无关项，显然，将m13、m15、m11对应的方格视为1，可以得到最大包围圈，由此可写出L＝D。若不利用无关项，，结果复杂的多。 要求用与非门实现函数 卡诺图化简 ： 与非门实现 ：共用与非门电路7个 若 原理：上例的ABC称为禁止项或阻塞项 卡诺图中无反变量禁止项（以4变量卡诺图为例） 都是以ABCD为核心向外按2i个小方块辐射形成 例题： （4）．多输出设计： 多输出组合电路设计不同于单输出电路的设计，在多输出电路设计中即便每个输出函数表达式都是最简单的，但最终得到的组合电路未必是最简的。 问题提出 多输出函数表达式 都已是最简表达式，若用与非门实现，与非－与非表达式： 线路中共用了5个与非门 。 若将表达式作如下变换： 线路中只用了4个与非门 结论：多输出电路设计中，利用公用项可使电路最小化，但每个输出函数不一定是最简的。 问题：如何在多输出表达式中寻找相同项？ 如何有选择地共享相同项？ 设计举例 要求设计一组合逻辑网络，使电路实现最简。 分别化简各输出函数 ： 修改各函数的最小覆盖 ： 修改目的：利用公用项，使电路最小化 修改原则：总原则：改圈后不增加总圈数 若Fi的一个素项Bk也是Fj的一个素项，则Bk不作修改，除非修改后能减少总圈数。 若Bi,Bj分别是Fi,Fj的素项，且Bi,Bj都包含一个蕴涵项Bk，在选取Bk后， Bi,Bj中余下的最小项均分别包含在Fi,Fj其它素项中，则在Fi,Fj中改选Bk。 Fi的一个素项Bi中的一些最小项分别被Fj,Fj+1,…Fj+m中的素项Bj,Bj+1…Bj+m覆盖，且Bj,Bj+1…Bj+m íBi，若在Fi中选取Bj,Bj+1…Bj+m后，Bi中余下的