实验一CPLD可编程数字信号发生器实验-副本教程.docVIP

实验一?CPLD可编程数字发生器实验 一.实验目的：1.熟悉各种时钟信号的特点及波形。2.熟悉各种数字信号的特点及波形。二.实验内容：1.熟悉CPLD可编程信号发生器各测量点波形。2.测量并分析各测量点波形及数据。3.学习CPLD可编程器件的编程操作。三.实验器材：1.信号源模块2.连接线3.20M双踪示波器四.实验原理：? CPLD可编程模块用来产生实验系统所需要的各种时钟信号和各种数字信号。它由CPLD可编程器件ALTERA公司的EPM240T100C5，下载接口电路和一块晶振组成。晶振JZI用来产生系统内的32.768MHZ主时钟。1.CPLD数字信号发生器时钟信号产生电路 将晶振产生的32.678MHZ时钟送入CPLD内计数器进行分频，生成实验所需的时钟信号。通过拔码开关S4和S5来改变时钟频率。有两种时钟输出，输出点为“CLK1”“和“CLK2”,S4控制“CLK1”输出时钟的频率，S5控制“CLK2”输出时钟的频率。2.24位NRZ码产生电路?本单元产生NRZ信号，信号速率根据?输入时钟不同自行选择。帧长为24位，其中首位无定义（本实验系统将首位固定为0），第2位到第8位是帧同步码（7位巴克码1110010）。另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号。光条（U1?U2和U3）对应位亮状态表示信号1，灭状态表示信号0。? 1）并行码产生器由手动拔码开关S1?S2?S3控制产生帧同步码和16路数据位，每组发光二极管的前八位对应8个数据位。拔码开关拔上为1，拔下为0。 2）八选一电路 采用8路数据选择器74LS151，其管脚定义如图1-3所示。真值表如表1-1所示。 74LS151为互补输出的8选1数据选择器，数据选择端（地址端）为C，B，A，按二进制译码，从八个输入数据D0-D7中选择一个需要的数据。STR为选通端，低电平有效。 本信号源采用三组8选1电路，U12，U13，U15的地址信号输入端A,B,C输入端D0-D7分别与S1，S2，S3输出的8个并行信号相连。由表1-1可以分析出U12,U13,U15输出信号都是以8位为周期的串行信号。 图1-3 74LS151管脚定义 表1-1 74LS151真值表 五.实验步骤及结果: 1.打开信号源模块的电源开关POWER1，使信号源块工作。 2.观测时钟信号输出波形。 信号源输出两组时钟信号，对应输出点为“CLK1” 和“CLK2”，拔码开关S4的作用是改变第一组时钟“CLK1”的输出频率，拔码开关S5的作用事改变第二组时钟“CLK2”的输出频率。拔码开关拔上为1，拔下为0，拔码开关个时钟的对应关系如下表所示。 1）根据表1-2改变S4，用示波器观测第一组时钟信号“CLK1”的输出波形。 结果： 当S4为0000时，输出波形为图1；当S4为0100时，输出波形为图2；当S4为0111时，输出波形为图3；当S4为1000时，输出波形为图4。 图1 图2 图3 图4 2）根据表1-2改变S5，用示波器观测第二组时钟信号“CLK2”的输出波形。 结果： 当S5为0000时，输出波形为图5；当S4为0100时，输出波形为图6；当S4为0111时，输出波形为图7；当S4为1000时，输出波形为图8。 图5 图6 图7 图8 3.用示波器观测帧同步信号输出波形 信号源提供脉冲编码调制的帧同步信号，在店“FS”输出，一般时钟设置为2.048M、256K,在后面的实验中有用到。将拔码开关S4分别设置为“0100” “0111”或别的数字，用示波器观测“FS”的输出波形。 结果： 当S4分别为“0100”、“0111”、“1111”、“1010”时，“FS”的输出波形分别为图9、10、11、12。 图9 图10 图11 图12 4.用示波器观测伪随机信号输出波形 伪随机信号码型为111100010011010，码速率和第一组时钟速率相同，由S4控制。根据表1-2改变S4，用示波器观察“PN