2016黑龙江大学数模混合报告教程.docVIP

逐次逼近寄存器型ADC设计报告 课 程 名 称 ： 数模混合集成电路设计 专 业（年 级）： 集成电路设计与集成系统（13） 组 员（学 号）： 提 交 日 期 ： 2016/11/25 逐次逼近寄存器型模数转换器（SAR ADC）设计报告  PAGE - 41 - 序号评分规则得分1电路结构合理正确，工作原理描述准确详细（15分）2理论计算清晰准确，参数设计合理（15分）3仿真网表完整正确，仿真结果正确，结果说明准确详实（40分）4版图绘制准确，标注明确（20分）5撰写格式规范，结构合理，层次清晰，内容详细充实（10分）总分一、课程设计参数要求: 设计一个8 bit逐次逼近寄存器型模数转换器SAR ADC 分 辨 率8 bit采样频率100KHz功 耗 1mW电源电压2.5V面 积 1mm2工作温度0~80℃工艺技术0.25um二、基本结构及原理： 图1 逐次逼近寄存器型模数转换器工作原理框图 1. 逐次逼近寄存器型模数转换器（SAR ADC）整体结构： 2. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理： SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制有哪些信誉好的足球投注网站算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VINVDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VINVDAC，则比较器输出“0”电平，N位寄存器的MSB被置为“0”电平。一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其余位置“0”，进行下一次比较，直至最低有效位LSB比较完毕。整个过程结束，即完成了??次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。 三、课程设计的内容要求： 1．组员分工：要求分工内容明确合理，体现工作量 2. 各模拟子模块设计内容要求：详实完整，结果准确 （1）给出电路结构原理图（Sedit），并进行工作原理的描述 （2）根据设计要求，运用理论公式进行理论计算，初步确定电路参数 （3）给出各模块完整的仿真网表(Spice) （4）给出对应的仿真结果图，并对结果图中所显示的功能或结果数值进行分析说明 （5）给出对应模块的版图(Ledit)，要求在版图中标出该模块与外界连接的各端口名称，并用标尺标出版图尺寸值，计算该模块的版图面积 3. 数字子模块设计内容要求：详实完整，结果准确 （1）给出Verilog网表（包括测试模块和调用模块两个网表） （2）给出仿真结果图，并对结果图中所显示的功能或结果数值进行详细说明 4. 结论要求：对整体工作进行总结，对所做课题结果进行说明，给出各设计指标是否满足设计要求，电路功能是否实现，给出整体电路的功耗、面积值；对设计过程中存在的问题和不足进行说明 5. 参考文献要求：要求查阅中、英文文献不少于10篇，英文文献需占40%左右 参考文献书写格式如下： [1] 文章名，作者，文章发表的期刊名，期刊的卷号、期号，所参考的页数文章发表时间。（要求所查文献为近五年内的文章） [2] 书名，作者，出版社，出版时间，所参考的页数。 提 示： 最终提交报告用A4纸打印，每组提交一份，页数20页左右 逐次逼近寄存器型ADC设计报告 一、组员分工： 序 号组 员承 担 工 作1都长鑫运算放大器模块，DAC模块，比较器，两相不交叠始终产生模块的原理图绘制，理论计算，参数调整以及总体报告的信息汇总2陈列数字模块SAR logic基于modelsim软件代码的编写及优化3全旭S/H采样保持电路模块的原理图绘制，理论计算及参数调整，S/H的版图绘制4蒋恩红所有模拟模块部分的版图绘制及管子宽长比的摆放二、小组设计报告内容： 模块1： 运算放大器 电路结构2013389120134966 运放电路图 2. 工作原理： 本次试验中使用的为一种两级运算