第6章时序逻辑电路[h].pptVIP

数字电子技术基础实用教程;双 语 对 照;二进制减法计数器 down binary counter 二进制可逆计数器 up-down binary counter 寄存器 register 移位寄存器 shift register 单向移位寄存器 unidirectional shift register双向移位寄存器 bidirectional shift register 环形计数器 ring counter 扭环形计数器 twisted-ring counter 顺序脉冲发生器 Sequential pulse generator 分频器 frequency division ;6.1 时序逻辑电路综述;时序逻辑电路的结构特点： (1)信号的路径具有两个方向，一个是从输入端到输出端的正向信号通路，另一个是从输出端到输入端的反馈回路。 (2)电路是由组合逻辑电路和存储电路（如触发器）连接而成，含有记忆元件。;6.1.2时序电路基本概念;驱动方程为： D=X 状态方程为： 上升沿脉冲有效 输出方程为： ;2.时序电路的分类;（2） 根据存储电路中触发器的动作特点分类 同步(synchronous)时序电路: ——所有触发器状态的变化都是在同一时钟信号操作下同时发生的，具有统一的时钟脉冲。 异步( asynchronous ) 时序电路： ——电路中各个触发器状态的变化是分步动作的，不是同时发生的，电路中要更新状态的触发器的翻转有先有后，是异步进行的。所以没有统一的时钟脉冲。 ;;;1J;电路的输出方程：;CP1=Q0 （当FF0的Q0由0→1时，Q1才可能改变状态）;输出方程：;3;Z;J;根据以上方程计算，列状态表：已知量为输入X和两个触发器的两个原状态（现态）；待求量为两个触发器的次态和输出Z。;6;给定逻辑功能;名词解释;状态编码：得到简化的状态图后，要对每一个状态指定一个二进制代码，这就是状态编码。;例;状态转换表;4;状态方程;比较，得驱动方程：;检查电路能否自启动;【例6.3.1】用JK触发器设计一个带有进位输出端的13进制计数器。;（3)状态编码 ;（4)选择触发器;单张卡诺图 ;（6)将状态方程和JK特性方程比较，得到驱动方程：;（7)画逻辑图，并检查自启动;无效状态1101，1110，1111代入状态方程和输出方程里得到对应的次态，都可以跳入有效状态里，故能自启动。; 【例6.3.2】设计一“011”序列检测器，每当输入011码时，对应最后一个1，电路输出为1。 ;S0;4;5;00;6.4 常用MSI时序逻辑器件;（3）按计数容量分类: N进制计数器，或模N计数器 . ;6.4.2 计数器结构及工作原理;0000;由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。;2）二进制异步减法计数器;0000;异步计数器特点： 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。 ;2．同步二进制计数器;根据特性表分析得知： 加法计数特点：高位翻转是在低位全1时，其他时候保持不变。 T触发器特点：——保持和翻转 连线要点：低位T触发器的Q输出接入高位T触发器输入。 ;同步四位二进制加法计数器电路图;2．同步二进制计数器;根据特性表分析得知： 加法计数特点：高位翻转是在低位全1时，其他时候保持不变。 T触发器特点：——保持和翻转 连线要点：低位T触发器的 输出接入高位T触发器输入。 ;FF0：每来一个CP状态翻转，故取T0=J0=K0=1； FF1：当Q0=0时，来一个CP状态翻转一次， 故取T1=J1=K1= Q0 FF2：当Q0Q1=00时， 来一个CP状态翻转一次， 故取T2=J2=K2= Q0Q1 FF3：当Q0Q1Q2=000时， 来一个CP状态翻转一次， 故取T3=J3=K3= Q0Q1Q2。;3）同步二进制可逆计数器;3、十进制计数器; 8421码十进制加法计数器电路图 ; 8421码十进制加法计数器电路图 ;6.4.3 集成计数器结构及功能;6.4.3 集成计数器结构及功能;74161功能表;74161时序图;2、74191---单时钟、异步预置数4位二进制可逆计数器，无清零端，;74191功能表;3、74160---异步清零、同步预置数1位十进制加法计数器;74160功能表;4、74163---