第二章8086微处理器及其系统(2010.9).pptVIP

第 2 章 8086微处理器及其系统;2.1 8086微处理器;2.1.1 8086CPU的结构;AH;EU：标志寄存器FR;;;;;;;;;;2.1.1 8086CPU的结构;段地址:;物理地址 =段地址×16（左移4位）+偏移地址;代码段 64KB;17. 以下寄存器中，用于寻址数据段和堆栈段的分别是 。（2003年三级） A. BP，SI，DI和BX，SP B. BX，BP，SI和SP C. BX，SI，DI和BP，SP D. BX，BP，SI，DI和SP;BIU;11.下列不属于8086总线接口部件BIU的是 11 。(2004年三级） A.地址加法器∑ B.段寄存器CS、DS、ES、SS C.变址寄存器SI、DI D.指令队列缓冲器; 11.指令队列缓冲器的构成是 。（2003年三级） A. 寄存器，采用后进先出方式（LIFO） B. 三态门，采用先进先出方式（FIFO） C. 寄存器，采用先进先出方式（FIFO） D. 三态门，采用后进先出方式（LIFO）;指令译码;总线接口部件和执行部件的管理;2.1.2 8086引脚的功能;8086总线周期;8086总线周期;T1;T1;16. 以下关于8086总线周期的叙述中，不正确的是__________。 　　 A. 完成一次读/写操作所需的时间为一个读/写总线周期 　　 B. 读/写总线周期从T1开始到T4结束 　　 C. 空闲总线周期为若干个TI 　　 D. 读/写总线周期总是T1,T2,T3,T4;8086引脚的功能;8086引脚的功能;1. 数据和地址引脚;1. 数据和地址引脚（续2）;2.读写控制引脚;2.读写控制引脚（续2）;2.读写控制引脚（续3）;2.读写控制引脚（续4）; 图2-5 存储体地址空间分配 图2-6 存储体与总线的连接;2-7 a;2-7 b;从奇地址读写一个字节（BHE A0=01)。 在AD15～AD8上传送的数据有效，AD7～AD0上数据被忽略。 以上三种读写操作都是在一个总线周期中完成的。;2-7 d;14.对8086来说，要从偶地址单元读/写一个字节， 和A0的信号、所用的数据线分别是 A.01,AD15—AD8 B.10,AD15—AD8 C.01,AD7—AD0 D.10,AD7—AD0;3.中断请求和响应引脚;3.中断请求和响应引脚(续1);4. 总线请求和响应引脚(续2);5.其它引脚;5.其它引脚（续1）;5.其它引脚（续2）;2.2 8086系统的存储器组织及I/O组织; 图2-5 存储体地址空间分配 图2-6 存储体与总线的连接;2-7 a;2-7 b;从奇地址读写一个字节 （BHE* A0=01)。 AD15～AD8：传送数据； AD7～AD0： 数据忽略。;2-7 d;8086系统存储器的地址;8086系统内存地址的一些专用区域;;2.3 8086系统的工作模式;最小模式;最小模式系统;2.3.2最小模式系统;8284时钟发生器与8086的连接图 ;8282锁存器与8086的连接 ;8286总线驱动器与8086的连接 ;最大模式系统;8288总线控制器引脚图及结构示意图 ;最大模式下系统的典型配置;最大模式下的有关引脚信号;S2（IO*/M）、S1（DT/R*）、S0（DEN*）;8288 总线控制器;5. IOB总线方式控制信号，输入。8288有两种工作方式： (1) 当IOB为低时，8288工作于系统总线方式（多处理器系统） (2) IOB为高时，8288工作于局部总线方式（单处理器系统）;10. MRDC、MWTC 存储器读和存储器写命令，输出。 11. MCE/PDEN 输出，总线总模块允许/外部数据允许双功能信号。 12. INTA,DT/R,ALE 及 DEN 与8086最小模式的相应引脚信号功能相同，只有DEN信号的相位与最小模式相应引脚的相位相反。;8086的操作时序;最小模式下的总线读周期;8086 最小模式下的读周期时序 ;最小模式下的总线写周期;图2-16 8086 最小模式下的写周期时序 ;最大模式下的总线读周期;图2-17 最大模式下的读操作时序 ;最大模式下的总线写周期;图2-18 最大模式下的写操作时序 ;57、在8086读总线周??中，进入T3后发现READY=0，需要插入等待状态，则在插入等待状 态时其引脚的高