电工电子技术及应用 教学课件 作者 全安 第13章时序逻辑电路.pptVIP

第13章 时序逻辑电路;13.1 触发器;;;基本RS触发器的状态置入无法从时间上加以控制， 要有效触发信号出现在输入端，触发器就立即做相 应的状态变化。而在数字系统中，常常需要触发器 按照一定的节拍同步动作，以取得系统的协调。时 钟控制的触发器可分为： 同步触发器 边沿触发器;;;;;;;13.2 计数器;13.2 计数器;一个触发器有两种状态，可以计两个数，k个触发器组成的计数器就可以计2k个数。右图为三位二进制计数器。;三位二进制可以累计从0到7共8个数，状态转换如下表;三位二进制波形图如下;常用的计数方法是十进制。十进制计数器有十种状态，即从0～9十种状态。用四位二进制即可实现。四位二进制共有16种状态，在输出1001时，越过6种状态，直接恢复到0000，就可以实现十进制计数器。状态转换见下表。;十进制计数器电路如下;十进制计数器波形图如下;集成计数器产品很多。我们在使用之前，应先弄清其逻辑功能，即要弄清它是异步计数器还是同步计数器，是二进制还是十进制，是加计数、减计数、还是可逆计数。除此之外，还应弄清一些控制端的作用。下面介绍两种常用的集成计数器： 74LS90 74LS161;74LS90的结构 74LS90为二-五-十进制计数器。它由一个二进制计数器和一个五进制计数器组成，当这两个独立的计数器级联时，便可构成十进制计数器。 CP0 二进制时钟输入端 Q1 二进制输出端 CP1五进制时钟输入端 Q3Q2Q1为五进制输出端 ROAROB为异步清0端 S9AS9B为异步置9端;74LS90的功能如下表;74LS161的结构 74LS90为四位二进制加法计数器。 CP为时钟输入端 LD为同步置数控制端 CR为异步置0控制端 CTT CTP为计数控制端； D 3～D0为数据输入端 Q3～Q0为输出端 CO为进位输出端 CO1=CTTQ3Q2Q1Q0 CO2=Q3Q2Q1Q0 CO3=CTTQ3Q2Q1Q0;74LS161的功能如下表;利用反馈归零法获得N进制计数器 利用计数器级联获得大容量N进制计数器 ;利用反馈归零法获得N进制计数器 集成计数器的置0方式有异步和同步两种。 异步置0与时钟脉冲CP无关，只要异步置0输入端信号有效，计数器便立刻置0。因此，利用异步置0方式获得N进制计数器???，应在输入第N个计数脉冲信号CP后，通过控制电路产生一个置0信号加到异步置0端，使计数器置0，以实现N进制计数器。 同步置0与时钟脉冲CP无关，同步置0输入端获得置0信号后，计数器并不立刻置0，还需要在计数脉冲信号CP的作用下，计数器才被置0.。因此，利用同步置0端获得N进制计数器时，应在输入第N-1个计数脉冲CP时，同步置0端获得置0信号，使输入第N个计数脉冲CP时，计数器被置0，回到初始状态，实现N进制计数。 ;例：采用异步置0法利用74LS90构成六进制计数器;例：采用异步置0法利用74LS161构成六进制计数器;例：采用同步置0法利用74LS161构成六进制计数器;利用计数器级联法获得N进制计数器 例：试用两片74LS161构成60进制计数器 解：74LS161（1）为低片，接成十进制；74LS161（2）为高片，接成六进制。同时将低位片上的与非门输出端与高位片上的CP端相连，便可构成60进制计数器。电路如下：; 例：试用两片74LS90构成24进制计数器 解：74LS90（1）为低位片，74LS90（2）为高位片，两片74LS90都先接成十进制，再将低位片上的Q2端同时与高位片和低位片上的ROA端相连，将高位片上的Q5端同时与低位片和高位片上的ROB端相连，在计到第24个脉冲时同时将低位片和高位片清零，这样就构成??24进制计数器。电路如下：;应用一：循环彩灯控制电路;应用二：数字钟控制系统;13.3 寄存器;13.3 寄存器;存放二进制数码的寄存器称为数码寄存器。一个触发器就是一个最简单的寄存器，它能存放一位二进制数码。N个触发器可存储N位二进制代码。下图为四位数码寄存器。CR为清零指令，CP为寄存指令。 寄存数码时分两步：第一步先用清零指令CR将所有触发器清零。第二步再通过寄存指令CP，在时钟下降沿时将数据输入并寄存起来，直到再来下一个寄存指令并送来新的数据，否则，数据会长久保存。;移位寄存器不仅具有存放数码的功能，而且具有移位的功能，可以用于数据的串行-并行转换。 下图是D触发器组成的4位左移寄存器。;下图是D触发器组成的4位右移寄存器。;本章小结;本章学习结束 Goodb