数字电路的测试数字电路测试.docVIP

4．7数字电路的测试 数字电路的调试，主要是检测电路能否满足设计要求的逻辑功能以及电路能否正常工 作，通过必要的调整，达到设计要求。数字电路的调试也应遵循一般电子电路“先静态、 后动态”的原则。本节主要讲述集成门电路的测试、组合逻辑电路的测试和时序逻辑电路 的测试等。 4．7．1 集成门电路的测试 集成门电路的静态测试，一般采用模拟开关输入模拟高、低电平，用发光显示方式或万 用表、逻辑测试笔测试输出的高、低电平，看其是否满足门电路的真值表。动态测试时，各 输入端接入规定的脉冲信号，用双踪示波器直接观察输入、输出波形，并画出这些脉冲信号 的时序关系图，看输入、输出是否符合规定的逻辑关系。 1．cMOS门电路的测试 以cD4012为例讲行分析。CD4叭2是双四输入与非门，由两个四输入端的与非门制造 在同一器件内，其引脚排列如图4-35所不。 14脚接电源U。。，7脚接地。2、3、4、5为一个与非门的输 入端，1为输出端；9、10、11、12,为另一与非门输入端，13为 输出端。 两与非门单独测试。测试时，测试电路应正确连接，以免损 坏器件或引起逻辑关系混乱，使测试结果不正确。CMOS与门和 与非门多余的输入端不允许悬空，应接+u。D，电源电压不能接 反，输出端不允许直接接+u。D或地，除三态门不允许两个输出端并联使用。测试时应先加 电源电压+u…，，后加输入信号。关机时应先切断输入信号，后断开电源+uD。。若用测试 仪器测试，则所有测试仪器外壳必须良好接地。若需焊接时，则应切断电源电压+uD。，电 烙铁外壳必须良好接地，必要时拔下电烙铁，利用余热进行焊接。 测试时，将四个模拟开关接四输入端，模拟“0”、“l”电平。门电路的输出端接发光 二极管的阴极，发光二极管的阳极通过电阻接+uDD。输出为“1”时，发光二极管不亮； 输出为“o”时，发光二极管亮。若测试结果与其逻辑功能相符，则说明门电路功能正常。 cMos或门、或非门使用时，除多余输入端应接地(低电平)外，其余和与非门相同。 2．TTL fr]电路的钡0试 测试方法与cM0s门电路基本相同，测试时，不允许输出端直接接+5V电源或地，除 Oc门和三态门外，输出端不允许并联使用，否则会引起逻辑混乱或损坏器件。与门、与非 门的多余端可悬空，但在应用时容易受到干扰，一般采用串接1～10kQ电阻或直接接+u。c 来获得高电平输入。或门、或非门电路的多余输入端只能接地。 在实际应用中，TTL器件的工作状态高速切换，将产生电流跳变，其幅度约为4～5mA， 该电流在公共走线_匕的压降会引起噪声干扰，所以要尽量缩短地线。呵在电源输入端与地间 并接1个100“F电解电容作低频滤波，并接一个0．01～0．1肛F的电容作高频滤波。 3．集电极开路的门电路(0c门)与三态门(TsL门)工作状态的测试 (1)0c门测试 0C门测试前，应先接好上拉电阻R，，R。的选择可参阅有关参考书。 测试方法与与非门的测试方法相同。 (2)三态门(TsL)的逻辑功能测试 三态门除正常数据输入端外，还有一个控制端 EN，亦称使能端。当控制端为高电平时，TsL与普通与非门无异；当控制端为低电平，即 “禁态”时，三态门的输出端呈高阻抗，输入、输出相当于开路，上述TsL为控制端高电平 有效的三态门。还有一种控制端低电平有效的电路，即控制端为低电平时，TsL逻辑功能与 普通与非门相同；为高电平时，输入、输出端之间相当于开路。 测试方法和门电路基本相同，在输入端与使能端分别接模拟开关，输出端接发光二极 管，分别测出使能端为“1”、“0”时输入、输出的逻辑关系。 4．7．2组合逻辑电路的测试 组合逻辑电路的功能，由真值表可完全表示出来，测试：[作就是验证电路的功能是否符 合真值表。 1．组合逻辑电路的静态测试 组合逻辑电路的静态测试可按图4。36所示电路进行 1)将电路的输入端分别接到逻辑电平开关上，注意按真值表中的输入信号高、低位顺 序排列。 2)将电路的输入端和输出端分别连至“0—1”电平显示器，分别显示电路的输入状态 和输出状态。注意输入信号的显示也按真值表中高、低位的顺序排列，不要颠倒。 3)根据真值表，用逻辑电平开关给出所有组合状态，观察输出端的电平显示是否满足 所规定的逻辑功能。 对于译码器可在上述测试电路基础上加接数字显示器予以测试。在输入规定信号时，显 示器上应按真值表显示规定的数码。 2．组合逻辑电路的动态测试 动态测试是根据要求，在组合逻辑电路输入端分别输入合适信号，用脉冲示波器测试电 路的输出响应。输入信号可由脉冲信号发生器或脉冲序