第四章_組合逻辑电路.pptVIP

第四章 组合逻辑电路;逻辑电路;4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上 ;二、逻辑功能的描述 ;组合逻辑电路的研究内容：;二. 组合逻辑电路的分析步骤：;例：试分析如下电路图的逻辑功能。 ;①逻辑表达式 ②逻辑真值表：;一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计 ;设计举例：;设计举例：;设计举例：; 例： 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。; (2)列真值表； 把逻辑关系转换成数字表示形式；;例：某工厂有三条生产线，耗电分别为1号线10kW，2号线20kW，3号线30kW，生产线的电力由两台发电机提供，其中1号机20kW，2号机40kW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。 ;例：有一大水箱由YS、YL两台水泵供水，水箱中设置了三个水位检测元件A、B、C，如图所示。水面低于检测元件时，检测元件输出高电平，水面高于检测元件时，检测元件输出低电平。现要求水位超过C点时，YS、YL停止工作；水位低于C点但高于B点时，YS单独工作；水位低于B点但高于A点时，YL单独工作；水位低于A点时，YS、YL同时工作。试设计此控制电路。 ;②卡诺图化简;例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。;小 结;　　人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产品。;4.3.1 编码器（Encoder）;一、普通编码器;利用无关项化简，得：;二、优先编码器;低电平 ;选通信号;附加输出信号;输 入;;控制端扩展功能举例：;;三、二-十进制优先编码器;4.3.2 译码器;真值表 逻辑表达式：;集成译码器实例：74HC138;74HC138的功能表：;利用附加控制端进行扩展 例： 用74HC138（3线—8线译码器） 4线—16线译码器;;二、二—十进制译码器;三、用译码器设计组合逻辑电路;2. 举例;四、显示译码器;2. BCD七段字符显示译码器 （代码转换器）7448 ;真值表 卡诺图;BCD－七段显示译码器7448的逻辑图;7448的附加控制信号：（1）;7448的附加控制信号：（2）;7448的附加控制信号：（3）;例：利用 和 的配合，实现多位显示系统的灭零控制 ;4.3.3 数据选择器 一、工作原理 从一组输入数据中选出某一个来。 双4选1数据选择器 74HC153;例：用两个“四选一”接成“八选一”;二、用数据选择器设计组合电路;例如：;4.3.4 加法器;2. 全加器：将两个1位二进制数及来自低位的进位相加;二、多位加法器;2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ j-1）的函数， 可在相加前由A,B两数确定。 优点：快??每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。;三、用加法器设计组合电路;思考：已知X是3位二进制数，试实现Y=3X.;例：试用两片4位超前进位加法器74LS283构成一个8位加法器。;4.3.5 数值比较器;A2 B2 AB;集成4位数值比较器;3. 比较两个8位二进制数的大小;4.4 组合逻辑电路中的竞争-冒险现象;三、2线—4线译码器中的竞争-冒险现象 ;4.4.2 * 略 4.4.3 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。;三、修改逻辑设计 例： ;4.5用multisim分析组合逻辑电路 例:用mulitisim分析逻辑电路.找出电路的逻辑函数式和逻辑真值表。